中文引用格式: 陳啟慧,謝志遠(yuǎn),劉繼志. 基于FPGA高精度磁通門(mén)傳感器的設(shè)計(jì)與校準(zhǔn)研究[J]. 電子技術(shù)應(yīng)用,2025,51(12):56-61.
英文引用格式: Chen Qihui,Xie Zhiyuan,Liu Jizhi. Research on the design and calibration of high-precision fluxgate sensor based on FPGA[J]. Application of Electronic Technique,2025,51(12):56-61.
引言
磁通門(mén)傳感器作為高精度磁場(chǎng)測(cè)量技術(shù)的核心器件,在工業(yè)電流監(jiān)測(cè)領(lǐng)域展現(xiàn)出獨(dú)特優(yōu)勢(shì)。其基于電磁感應(yīng)原理和軟磁材料的非線性磁化特性,可實(shí)現(xiàn)nT級(jí)磁場(chǎng)分辨率,已廣泛應(yīng)用于新能源汽車(chē)電控系統(tǒng)和智能電網(wǎng)漏電監(jiān)測(cè)等關(guān)鍵領(lǐng)域。然而,傳統(tǒng)模擬處理架構(gòu)面臨信號(hào)鏈非線性誤差的固有問(wèn)題,磁芯繞線不均勻性和激勵(lì)電壓波動(dòng)導(dǎo)致的磁滯非線性[1-3]。
研究顯示,新型霍爾傳感器依靠精密的電路設(shè)計(jì)可以把誤差控制在±0.5%以?xún)?nèi),而磁通門(mén)技術(shù)比如FDC500系列,在1 000 A沖擊后仍然可保持小于0.6 A的測(cè)量誤差[1,4]。但基于傳統(tǒng)線性模型的磁通門(mén)傳感器在寬量程0~200 mA的應(yīng)用當(dāng)中呈現(xiàn)出顯著的非線性失真,它的殘差分布呈現(xiàn)典型的拋物線特征,在磁芯飽和區(qū)誤差會(huì)呈指數(shù)增長(zhǎng)[5]。
當(dāng)前的研究主要是從硬件架構(gòu)優(yōu)化與算法補(bǔ)償這兩個(gè)方向去突破上述的瓶頸,在硬件層面,高嵩等人基于dsPIC單片機(jī)依靠相敏檢波構(gòu)建三軸數(shù)字化架構(gòu)[6],但需要多級(jí)濾波電路和AD轉(zhuǎn)換器且對(duì)周?chē)艌?chǎng)環(huán)境要求嚴(yán)格;在算法層面,基于時(shí)間差的傳統(tǒng)線性模型在面對(duì)復(fù)雜磁滯特性的時(shí)候仍然存在0.4%的殘余誤差[7]。而神經(jīng)網(wǎng)絡(luò)如BP網(wǎng)絡(luò)在非線性校正中表現(xiàn)出很強(qiáng)的擬合能力[8],可是它的計(jì)算復(fù)雜度高,需要反向傳播迭代而且缺乏物理可解釋性,無(wú)法滿足工業(yè)場(chǎng)景的實(shí)時(shí)性要求。
本文提出了FPGA-MATLAB算法協(xié)同校正架構(gòu),依靠硬件時(shí)間量化與軟件動(dòng)態(tài)補(bǔ)償?shù)纳疃热诤蟻?lái)解決傳統(tǒng)技術(shù)的局限。設(shè)計(jì)全數(shù)字化FPGA處理鏈,集成低抖動(dòng)時(shí)鐘生成和時(shí)間差量化模塊,且不需要設(shè)計(jì)專(zhuān)門(mén)的低通濾波器電路與AD模塊,與此同時(shí),構(gòu)建了多項(xiàng)式系數(shù)動(dòng)態(tài)更新模型,非線性擬合實(shí)時(shí)修正飽和時(shí)間差與一次電流的映射關(guān)系,有效抑制了傳統(tǒng)磁通門(mén)的固有誤差。
本文詳細(xì)內(nèi)容請(qǐng)下載:
http://ihrv.cn/resource/share/2000006877
作者信息:
陳啟慧1,謝志遠(yuǎn)1,2,劉繼志2
(1.華北電力大學(xué) 電子與通信工程學(xué)院,河北 保定 071003;
2.河北省互感器技術(shù)創(chuàng)新中心,河北 保定 071003)

