基于FPGA高精度磁通門傳感器的設計與校準研究
所屬分類：技術論文
上傳者：wwei
文檔大?。?span>4662 K
標簽： FPGA 磁通門傳感器 時間差法
所需積分：0分積分不夠怎么辦？
文檔介紹：針對寬量程電流測量中傳統(tǒng)磁通門傳感器非線性誤差顯著的問題，提出基于現(xiàn)場可編程門陣列（FPGA）高精度時間差檢測與多項式動態(tài)補償?shù)膮f(xié)同校正方法。通過建立磁芯正負飽和時間差與被測電流的映射關系，構建數(shù)字化FPGA處理架構實時捕獲飽和時間差，并建立包含非線性效應的多項式補償模型。實驗結(jié)果表明：該傳感器能夠精確檢測復雜微弱漏電流；補償模型決定系數(shù)達0.999 976，較線性模型提高0.11%；均方根誤差降低85.4%。通過硬件-算法協(xié)同優(yōu)化有效抑制工業(yè)現(xiàn)場環(huán)境下的精度漂移，為智能電網(wǎng)設備級電流監(jiān)測提供了高精度低成本解決方案。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。