| 基于CPU-FPGA协同架构的VoIP数据加密系统设计与实现 | |
| 所屬分類:技术论文 | |
| 上傳者:wwei | |
| 文檔大?。?span>6363 K | |
| 標(biāo)簽: FPGA 软硬件协同 AES | |
| 所需積分:0分積分不夠怎么辦? | |
| 文檔介紹:针对通信网络飞速发展背景下VoIP面临日益严峻的数据安全风险,提出并实现了一种基于CPU+FPGA软硬件协同处理架构的VoIP数据加密方案,高效集成AES算法,对实时采集的VoIP话音流进行加密处理。搭建专用话音测试环境,采用主观、客观相结合方法对所设计的加密模块在正常工作状态下的性能及通话质量进行全面评估。测试结果表明,该加密方案在保障安全性的同时有效维持了通话质量。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2