《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 可編程邏輯 > 設(shè)計(jì)應(yīng)用 > 基于FPGA的雷電定位系統(tǒng)高精度時(shí)標(biāo)設(shè)計(jì)
基于FPGA的雷電定位系統(tǒng)高精度時(shí)標(biāo)設(shè)計(jì)
來源：電子技術(shù)應(yīng)用2013年第11期
肖坤峰1，2，孫秀斌1，2，楊崧令1，2，張廣元1，2
1.成都信息工程學(xué)院 電子工程學(xué)院，四川 成都610225； 2.中國氣象局大氣探測(cè)重點(diǎn)實(shí)驗(yàn)室，四川 成都610225
摘要： 介紹了一種基于到達(dá)時(shí)差法（TOA）的雷電定位系統(tǒng)中高精度時(shí)間標(biāo)記產(chǎn)生方法。目前全球定位系統(tǒng)（GPS）可以提供協(xié)調(diào)世界時(shí)（UTC）和精度達(dá)微秒乃至納秒級(jí)的秒脈沖（PPS）。在雷電定位過程中，不同探測(cè)站需要對(duì)采集到的閃電輻射脈沖進(jìn)行時(shí)間標(biāo)記以確定雷電信號(hào)到達(dá)各站之間的時(shí)間差，并由多站定位算法得到閃電發(fā)生的位置。該時(shí)標(biāo)系統(tǒng)采用Altera公司的FPGA 芯片EP2C8Q208和U-BLOX公司的GPS芯片NEO-6M實(shí)現(xiàn)，其時(shí)間標(biāo)記精度可達(dá)1 μs。
中圖分類號(hào)： TN99
文獻(xiàn)標(biāo)識(shí)： B
文章編號(hào)： 0258-7998(2013)11-0050-03
Design of high accurate timing scale for lightning location system based on FPGA
Xiao Kunfeng1，2，Sun Xiubin1，2，Yang Songling1，2，Zhang Guangyuan1，2
1.College of Electronic Engineering, Chengdu University of Information Technology, Chengdu 610225，China； 2.CMA. Key Laboratory of Atmospheric Sounding-KLAS, Chengdu 610225，China
Abstract： A high accurate time scale method based on Time-Of-Arrival(TOA) for lightning location system is proposed in this paper. Nowadays, the Global Position System(GPS) can provides Coordinated Universal Time(UTC) and Pulses Per Second(PPS) which has microsecond even nanosecond precision. In the process of lightning locating, the stations need to have time scales on the sampled signals radiated from lightning to obtain the time differences of arrival, then the lightning position can be found by multi-station positioning algorithm. This time scale system utilizes Altera FPGA chip EP2C8Q208 and U-BLOX GPS chip NEO-6M, which has a high accuracy of 1 μs.
Key words : TOA；GPS；lightning location；time scales；FPGA

   雷電是伴隨著強(qiáng)對(duì)流天氣過程而發(fā)生的一種長(zhǎng)距離放電現(xiàn)象，因其強(qiáng)大的電流、炙熱的高溫、猛烈的沖擊波及強(qiáng)烈的電磁輻射等綜合物理效應(yīng)而能夠在瞬間產(chǎn)生巨大的破壞作用。據(jù)不完全統(tǒng)計(jì)，我國每年因雷電災(zāi)害造成人員傷亡3 000～5 000人，財(cái)產(chǎn)損失50～100億元。為了降低雷電災(zāi)害造成的損失，開展雷電探測(cè)方法的研究具有重要意義[1]。

    利用接收到的閃電電磁脈沖對(duì)雷電進(jìn)行探測(cè)，在甚低頻段一般采用磁定向法（MDF）、到達(dá)時(shí)差法、磁定向和到達(dá)時(shí)差綜合法（IMPACT）；在甚高頻段一般采用窄帶干涉法或到達(dá)時(shí)差法[2]。在基于到達(dá)時(shí)差法的雷電定位系統(tǒng)中，其定位精度主要取決于系統(tǒng)中時(shí)間標(biāo)記的精度。本文利用GPS全球定位系統(tǒng)的同步授時(shí)技術(shù)和可編程邏輯器件為探測(cè)站提供高精度的同步時(shí)間標(biāo)記，并得到雷電脈沖到達(dá)各站之間的時(shí)間差，進(jìn)而確定閃電發(fā)生的位置。
1 時(shí)差定位原理
    如圖1所示[3]，假設(shè)閃電輻射源位于S(x，y，z)，探測(cè)站A、B、C、D的空間位置分別為(xi，yi，zi)(i=0，1，2，3)，其中A站為中心站，其他3站為輔助站，則定位方程為：



3 FPGA硬件邏輯設(shè)計(jì)
    Altera公司的CYCLONE2 系列FPGA芯片EP2C8Q208包含8 256個(gè)邏輯單元和兩個(gè)PLL鎖相環(huán)。時(shí)標(biāo)系統(tǒng)通過Verilog硬件描述語言在FPGA內(nèi)實(shí)現(xiàn)對(duì)GPS信息的串/并轉(zhuǎn)換、數(shù)據(jù)解碼、微秒時(shí)標(biāo)計(jì)數(shù)和時(shí)標(biāo)暫存等。
3.1 UART串/并轉(zhuǎn)換模塊
    GPS芯片通過UART串口TXD發(fā)送NMEA0183格式的GPS信息[5-8]。UART串口發(fā)送數(shù)據(jù)格式如圖3所示[9]。

    UART串/并轉(zhuǎn)換包含下降沿檢測(cè)、波特率發(fā)生器、并/串轉(zhuǎn)換三部分。首先通過邊沿檢測(cè)捕捉UART數(shù)據(jù)格式開始位的下降沿，然后啟動(dòng)波特率發(fā)生器產(chǎn)生數(shù)據(jù)位采樣脈沖進(jìn)行串行數(shù)據(jù)采樣，將串行的8 bit數(shù)據(jù)全部接收并檢測(cè)停止位，若檢測(cè)到停止位則將8 bit數(shù)據(jù)并行輸出。
    （1）下降沿檢測(cè)
    RXD信號(hào)線上電平由高變低表明1幀UART數(shù)據(jù)開始傳輸，邊沿檢測(cè)是用寄存器保存上一時(shí)鐘周期RXD上的電平CURRENT，并與當(dāng)前RXD上的電平NEXT進(jìn)行邏輯運(yùn)算。當(dāng)下降沿到來時(shí)CURRENT為1，NEXT為0，邏輯運(yùn)算之后的結(jié)果RXD_START為1，即表明檢測(cè)到數(shù)據(jù)傳輸起始位，則啟動(dòng)波特率發(fā)生器產(chǎn)生數(shù)據(jù)位采樣脈沖序列。圖4所示為下降沿檢測(cè)RTL圖。

   （3）串/并轉(zhuǎn)換
    UART串行格式的每一幀數(shù)據(jù)中有8 bit數(shù)據(jù)位，經(jīng)9 600 b/s的波特率發(fā)生器產(chǎn)生的采樣脈沖序列進(jìn)行數(shù)據(jù)位采樣后依次存入一個(gè)8 bit的寄存器中，并在檢測(cè)到停止位時(shí)通過輸出端口并行輸出8 bit數(shù)據(jù)到GPS信息解碼模塊，同時(shí)將標(biāo)志位置為1，該標(biāo)志位表明1幀數(shù)據(jù)轉(zhuǎn)換完成，等待下一幀數(shù)據(jù)轉(zhuǎn)換。
3.2 GPS數(shù)據(jù)解碼模塊
    GPS發(fā)送的NMEA0183數(shù)據(jù)格式中，時(shí)標(biāo)系統(tǒng)只需對(duì)GPRMC幀進(jìn)行解析，得到UTC日期和時(shí)間信息。
    GPRMC幀的構(gòu)成如下：
    <1>UTC時(shí)間，hhmmss(時(shí)分秒)
    <2>定位狀態(tài)，A=有效定位，V=無效定位
    <3>緯度
    <4>緯度半球
    <5>經(jīng)度
    <6>經(jīng)度半球
    <7>地面速率
    <8>地面航向
    <9>UTC日期，ddmmyy(日月年)
    <10>磁偏角
    <11>磁偏角方向
    <12>模式指示
    從該幀中提取的數(shù)據(jù)包括<1> UTC時(shí)間、<2> 定位狀態(tài)和<9> UTC日期。UART串/并轉(zhuǎn)換模塊輸出的8 bit數(shù)據(jù)為ASCII碼值，通過有限狀態(tài)機(jī)實(shí)現(xiàn)ASCII碼序列檢測(cè)器的狀態(tài)轉(zhuǎn)換，完成對(duì)GPS數(shù)據(jù)的解碼，流程如圖6所示。


    秒脈沖是周期為1 s的方波，高電平持續(xù)約100 ms，其上升沿為秒脈沖輸出的精確時(shí)刻。GPS的秒脈沖上升沿用邊沿檢測(cè)進(jìn)行判斷，當(dāng)秒脈沖上升沿到來時(shí)將計(jì)數(shù)器清零并重新啟動(dòng)計(jì)數(shù)器進(jìn)行計(jì)數(shù)，直至下一個(gè)秒脈沖上升沿到來。當(dāng)采集到信號(hào)時(shí)，將當(dāng)前微秒時(shí)標(biāo)計(jì)數(shù)器的計(jì)數(shù)值與UTC時(shí)間組合輸出，對(duì)信號(hào)進(jìn)行時(shí)間標(biāo)記。

    圖9中，out_data表示GPRMC幀中的<2>定位狀態(tài)，其值為41h代表ASIIC字符A，表明GPS處于有效定位狀態(tài)；若該值為56h則代表ASIIC字符V，表明GPS處于無效定位狀態(tài)。DATE為<9> UTC日期，表示UTC日期為13年5月2日。TIME為<1> UTC時(shí)間，UTC時(shí)間與北京時(shí)間相差8 h，表示UTC時(shí)間為12時(shí)17分14秒。REG寄存器的值為微秒時(shí)標(biāo)計(jì)數(shù)器的計(jì)數(shù)值，其最大值穩(wěn)定在9 999 980左右，波動(dòng)范圍1～2，該值與理論計(jì)數(shù)值10 000 000存在20的誤差，此誤差可能是由晶體振蕩器的隨機(jī)誤差累積而引起。恒溫高精度晶體振蕩器具有很高的頻率穩(wěn)定度，晶振周期在短時(shí)間內(nèi)保持不變，因此采用恒溫高精度的晶體振蕩器可以改善時(shí)標(biāo)精度，使計(jì)數(shù)值更接近理論計(jì)算值。此外，GPS接收機(jī)秒脈沖也存在一定的隨機(jī)漂移誤差，選擇性能更好的GPS接收機(jī)也有利于時(shí)標(biāo)精度的提高。測(cè)試結(jié)果表明，該時(shí)標(biāo)系統(tǒng)可以提供精度達(dá)微秒級(jí)的時(shí)標(biāo)，能夠滿足雷電定位的需要。

 


    本文通過對(duì)GPS接收機(jī)輸出的時(shí)間數(shù)據(jù)進(jìn)行解碼，提取UTC時(shí)間，同時(shí)利用GPS提供的秒脈沖產(chǎn)生更精確的同步時(shí)間，并與UTC時(shí)間組成完整的時(shí)標(biāo)。時(shí)標(biāo)系統(tǒng)中的串/并轉(zhuǎn)換、解碼、計(jì)數(shù)和暫存等模塊的硬件電路采用Verilog語言在FPGA上實(shí)現(xiàn)。在雷電定位系統(tǒng)中，采用該時(shí)標(biāo)系統(tǒng)可以獲得精度達(dá)微秒級(jí)的時(shí)間差，結(jié)合多站定位算法，可以有效地提高到達(dá)時(shí)差法的雷電定位精度，為雷電監(jiān)測(cè)預(yù)警及其工程防護(hù)提供有力支持。
參考文獻(xiàn)
[1] 李云敏，孫秀斌，楊崧令，等.云閃定位算法及誤差分析[J].電子測(cè)量與儀器學(xué)報(bào)，2012，26(10)：917-922.
[2] 張義軍，孟青，馬明，等.閃電探測(cè)技術(shù)發(fā)展和資料應(yīng)用[J].應(yīng)用氣象學(xué)報(bào)，2006，17(5)：611-620.
[3] 敖偉.無源定位方法及其精度研究[D].成都：電子科技大學(xué)，2009.
[4] U-blox.NEO-6 數(shù)據(jù)手冊(cè)[Z].2011.
[5] Navman.NMEA參考手冊(cè)[Z].2005.
[6] 曹潔，郭春禹.GSM模塊對(duì)終端GPS數(shù)據(jù)的通信實(shí)現(xiàn)[J].電子測(cè)量與儀器學(xué)報(bào)，2010，24(11)：1068-1073.
[7] 賀良華，張杰，游釗.基于FPGA的NMEA解碼和校正的算法設(shè)計(jì)[J].電力自動(dòng)化設(shè)備，2010，30(2)：127-130.
[8] 李袆，王彪，黃海寧，等.基于GPS授時(shí)的異地同步數(shù)據(jù)采集系統(tǒng)[J].測(cè)控技術(shù)，2006，25(3)：40-42.
[9] 蔣艷紅.基于FPGA的UART設(shè)計(jì)與應(yīng)用[J].計(jì)算機(jī)工程，2008，34(11)：225-227.

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。