Altera在第10代產(chǎn)品線一改在28 nm工藝節(jié)點(diǎn)的低調(diào)，一次又一次重拳出擊，搶占市場先機(jī)，搶盡老對(duì)手的風(fēng)頭。
    Altera在6月發(fā)布第10代產(chǎn)品路線圖（http：//blog.chinaaet.com/detail/32967.html）時(shí)，對(duì)記者一直追問的“采用Intel 14 nm三柵極工藝技術(shù)的Stratix 10 SoC將采用何種處理器硬核”三緘其口，發(fā)言人只說已有細(xì)節(jié)，但不方便告訴。
    Intel會(huì)同意Altera繼續(xù)延用ARM核嗎？業(yè)界一直盛傳Intel覬覦可編程邏輯市場由來已久，Altera是否可以近水樓臺(tái)，讓Intel開放CPU核呢？這些問題一直困擾著筆者。
    10月24日，Altera嵌入式處理器營銷資深總監(jiān)Chris Balough在京揭開了Altera第三代處理器的神秘面紗，Altera Stratix 10 SoC將采用四核64位ARM Cortex-A53。

Altera嵌入式處理器營銷資深總監(jiān)
Chris Balough

    Cortex-A53是基于ARMv8架構(gòu)的Cortex-A50處理器系列產(chǎn)品之一。ARMv8是ARM的第一個(gè)四核64位處理器架構(gòu)；基于此架構(gòu)的處理器產(chǎn)品，ARM將其命名為“Cortex-A50”系列； Cortex-A50處理器系列產(chǎn)品率先推出Cortex-A53和Cortex-A57處理器。Altera為什么選用Cortex-A53而不是Cortex-A57處理器呢？

Stratix 10 SoC內(nèi)部架構(gòu)

    Chris說：“Altera在做產(chǎn)品規(guī)劃時(shí)拜訪了大量客戶，包括中國的許多客戶，發(fā)現(xiàn)Cortex-A53與Stratix 10 SoC目標(biāo)市場非常一致，都是面向通信基礎(chǔ)設(shè)施、企業(yè)、數(shù)據(jù)中心等。大家都一致認(rèn)為ARM Cortex-A53處理器是史上效率最高的ARM應(yīng)用處理器，擁有比Cortex-A57更低的功耗和更高的效率；Cortex-A53的性能、功效、數(shù)據(jù)吞吐量以及很多先進(jìn)的特性使得其非常適用于Stratix 10 SoC。”
    采用Intel 14 nm三柵極工藝實(shí)現(xiàn)Stratix 10 SoC后，其數(shù)據(jù)吞吐率要比目前市場上性能最好的SoC FPGA——Arria V高出6倍。Cortex-A53還支持虛擬化、256 TB存儲(chǔ)以及ECC的L1和L2高速緩存等功能。
    Cortex-A53還有個(gè)特點(diǎn)就是能夠運(yùn)行在32位模式下，軟件可以與前一代兼容。如果客戶從Altera 28 nm和20 nm SoC升級(jí)到Stratix 10 SoC，在外圍設(shè)備沒有變化的情況下，只需對(duì)Cortex-A53虛擬化的分區(qū)重新分配資源，無需修改運(yùn)行在Cortex-A9的操作系統(tǒng)和代碼，這樣可以保證客戶能夠平滑地升級(jí)。
    Chris告訴筆者：“異構(gòu)計(jì)算是未來的主要發(fā)展趨勢。Stratix 10 SoC集成Cortex-A53、硬核浮點(diǎn)DSP模塊和1 GHz FPGA模塊。硬核浮點(diǎn)DSP模塊可達(dá)到10 TFlops的運(yùn)算速度。”Chris詳細(xì)解釋了采用硬核浮點(diǎn)DPS模塊給工程師帶來的幫助：“眾所周知，浮點(diǎn)運(yùn)算DSP范圍廣，運(yùn)算精度高，但浮點(diǎn)DSP的浮點(diǎn)運(yùn)算需用硬件實(shí)現(xiàn)，價(jià)格昂貴；很多工程師只好用浮點(diǎn)DSP建模，定點(diǎn)DSP實(shí)現(xiàn)，以降低成本；采用Intel 14 nm三柵極工藝技術(shù)實(shí)現(xiàn)后，晶體管數(shù)量大量增加，實(shí)現(xiàn)浮點(diǎn)DSP模塊成本不會(huì)增加很多，但對(duì)工程師幫助很大。”
    據(jù)悉，Altera Stratix 10 SoC采用Intel 14 nm三柵極工藝和增強(qiáng)高性能體系結(jié)構(gòu)，可編程邏輯性能超過了1 GHz，內(nèi)核性能比當(dāng)前高端28 nm FPGA提高了兩倍。
    對(duì)于開發(fā)工具，工程師可以采用具有ARM Development Studio 5（DS-5）Altera版工具包的自適應(yīng)調(diào)試工具——Altera SoC嵌入式設(shè)計(jì)套裝EDS，以及Altera面向OpenCL的軟件開發(fā)套件，通過OpenCL高級(jí)設(shè)計(jì)語言開發(fā)異構(gòu)系統(tǒng)，從而加快調(diào)試周期。
    Altera Stratix 10 SoC將于2014年第四季度推出測試樣片。