久久久久久精品免费免费,久国产精品正在播放,亚洲男女性爱视频在线

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

基于μC/OS-II的數(shù)碼噴墨控制系統(tǒng)的設(shè)計與研究

選取Altera公司Cyclone II系列EP2C8Q208芯片作為新型高速數(shù)字噴墨印刷機(jī)控制系統(tǒng)的開發(fā)平臺，以μC/OS-II作為印刷機(jī)控制的實時系統(tǒng)，通過Nios II 11.0 Eclipse，運(yùn)用Nios II軟核處理器技術(shù)來生成μC/OS II實時操作系統(tǒng)模塊，通過系統(tǒng)編程來實現(xiàn)新型數(shù)字噴墨印刷機(jī)控制系統(tǒng)。通過軟硬件測試，驗證了該系統(tǒng)的穩(wěn)定性和可操作性。

發(fā)表于：2013/11/8

意法半導(dǎo)體(ST)的前工序制造基地全部通過ISO 50001能源管理認(rèn)證

橫跨多重電子應(yīng)用領(lǐng)域、全球領(lǐng)先的半導(dǎo)體供應(yīng)商意法半導(dǎo)體（STMicroelectronics，簡稱ST；紐約證券交易所代碼：STM）宣布其六個前工序制造基地全部通過最新的要求最嚴(yán)格的ISO 50001能源管理標(biāo)準(zhǔn)證書。

發(fā)表于：2013/11/8

Altera Quartus II軟件v13.1編譯時間縮短70%

Altera公司 (NASDAQ: ALTR)今天宣布發(fā)布Quartus® II軟件13.1版，通過大幅度優(yōu)化算法以及增強(qiáng)并行處理，與前一版本相比，編譯時間平均縮短了30%，最大達(dá)到70%，進(jìn)一步擴(kuò)展了在軟件效能方面的業(yè)界領(lǐng)先優(yōu)勢。軟件還包括最新的快速重新編譯特性，適用于客戶對Altera Stratix® V FPGA設(shè)計進(jìn)行少量源代碼改動的情形。采用快速重新編譯特性，客戶可以重新使用以前的編譯結(jié)果，從而保持性能，不需要前端設(shè)計劃分，進(jìn)一步將編譯時間縮短了50%。

發(fā)表于：2013/11/6

FIR數(shù)字濾波器設(shè)計及其FPGA實現(xiàn)

以FPGA為硬件平臺，利用FPGA的DSP開發(fā)工具DSP Builder對數(shù)字濾波器進(jìn)行建模設(shè)計及系統(tǒng)模型仿真，生成VHDL工程文件，編制相應(yīng)頂層文件，使其符合濾波器硬件系統(tǒng)。利用QuartusⅡ?qū)椖窟M(jìn)行綜合、編譯和調(diào)試，生成原理圖模塊和RTL電路圖。通過對5 kHz方波信號進(jìn)行仿真濾波，并將VHDL下載到硬件系統(tǒng)中進(jìn)行硬件實現(xiàn)，有效地提取到5 kHz的正弦信號。實驗結(jié)果表明，該設(shè)計很好地達(dá)到了FIR濾波器的性能，為數(shù)字濾波器的設(shè)計與實現(xiàn)提供了新的途徑和方法。

發(fā)表于：2013/11/4

Cyclone IV系列FPGA的配置方式及其工程應(yīng)用

為了高效正確配置Altera Cyclone IV系列FPGA，詳細(xì)研究了該系列FPGA配置的引腳、方式、原理圖、過程、時序和數(shù)據(jù)格式等，并比較了各配置方式。同時，通過一個實際工程應(yīng)用表明該系列FPGA配置方式的靈活多樣性。

發(fā)表于：2013/11/4

Altera發(fā)布Stratix 10 SoC中的四核64位ARM Cortex-A53

Altera公司宣布其采用Intel 14nm三柵極工藝制造的Stratix 10 SoC器件將具有高性能四核64位ARM Cortex?-A53處理器系統(tǒng)，這與該器件中的浮點(diǎn)數(shù)字信號處理(DSP)模塊和高性能FPGA架構(gòu)相得益彰。與包括OpenCL在內(nèi)的Altera高級系統(tǒng)級設(shè)計工具相結(jié)合，這一通用異構(gòu)計算平臺在很多應(yīng)用中都具有優(yōu)異的自適應(yīng)性、高性能、高功效比和設(shè)計效能，其應(yīng)用包括數(shù)據(jù)中心計算加速、雷達(dá)系統(tǒng)和通信基礎(chǔ)設(shè)施等。

發(fā)表于：2013/11/4

設(shè)計FPGA系統(tǒng)應(yīng)了解的三個原則

一.面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等；這里的速度指的是FPGA工作的最高頻率（和DSP或者ARM不同，F(xiàn)PGA設(shè)計的工作頻率是不固定的，而是和設(shè)計本身的延遲緊密相連）

發(fā)表于：2013/11/2

Altera助力動視元推出首款基于FPGA的智能交通視頻分析解決方案

Altera公司(NASDAQ: ALTR) 今天在2013年中國國際公共安全博覽會(安博會) 上宣布，北京動視元科技有限公司（簡稱：動視元）采用Altera基于FPGA的最新視頻分析成功推出首個基于FPGA的智能交通視頻分析解決方案——動視元至睿系列交通狀況視頻分析儀。該視頻分析儀主要用于道路交通參數(shù)、交通事件進(jìn)行檢測和報警，幫助管理人員了解道路服務(wù)水平、及時發(fā)現(xiàn)緊急事件、隨時查看過往事故事件視頻資料。

發(fā)表于：2013/10/31

Xilinx發(fā)布Vivado 2013.3 新增全新設(shè)計方法及功能

All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天發(fā)布Vivado Design Suite 2013.3版本，提供全新UltraFastTM設(shè)計方法，增強(qiáng)型即插即用IP配置、集成與驗證功能，以及部分重配置(Partial Reconfiguration)功能。Vivado®設(shè)計套件與賽靈思的All Programmable器件進(jìn)行了協(xié)同優(yōu)化，是可編程業(yè)界唯一一款SoC增強(qiáng)型設(shè)計套件，能夠解決系統(tǒng)級集成與實現(xiàn)方面的生產(chǎn)力瓶頸的。

發(fā)表于：2013/10/29

Xilinx Vivado設(shè)計套件加入全新UltraFast設(shè)計方法

All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布針對其Vivado設(shè)計套件推出UltraFast?設(shè)計方法。這套綜合性的設(shè)計方法能幫助采用Vivado設(shè)計套件的設(shè)計團(tuán)隊加速設(shè)計進(jìn)程，準(zhǔn)確預(yù)測設(shè)計進(jìn)度。賽靈思正通過其Vivado設(shè)計套件、用戶指南、視頻和講師指導(dǎo)的培訓(xùn)課程、第三方工具以及IP等，全面簡化該設(shè)計方法的采用，并促進(jìn)其廣泛部署.。

發(fā)表于：2013/10/29