.        DesignWare ARC HS34和HS36內(nèi)核是一個全新的、基于擴(kuò)展ARCv2架構(gòu)的高速、低功耗處理器系列的首批成員。

.       全新32位內(nèi)核提供超過4200DMIPS的性能，而功耗小于85毫瓦，同時在采用典型28納米工藝時的硅片面積僅為0.15平方毫米。

.       高度可配置性使用戶能夠針對其特定嵌入式應(yīng)用定制他們的內(nèi)核，如連網(wǎng)設(shè)備、汽車、固態(tài)硬盤（SSD）和家庭網(wǎng)絡(luò)等應(yīng)用。

.        定制化指令可以讓設(shè)計師把專有的硬件加速器集成到處理器之中，以優(yōu)化整體系統(tǒng)性能并縮減內(nèi)存的大小。

.       開放式架構(gòu)支持內(nèi)存緊耦合和直接映射的外設(shè)，使系統(tǒng)延遲降至最低并同時降低功耗和芯片面積。

.       由Synopsys和第三方合作伙伴提供的軟件開發(fā)工具、操作系統(tǒng)和中間件組成了多樣化的生態(tài)系統(tǒng)，加速了基于ARC系統(tǒng)的設(shè)計。

     為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產(chǎn)權(quán)（IP）及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司（Synopsys, Inc.， 納斯達(dá)克股票市場代碼：SNPS）日前宣布：其全新DesignWare® ARC® HS處理器系列的首批產(chǎn)品現(xiàn)已開始供貨。該批32位ARC HS34和HS36處理器是迄今為止性能最高的ARC處理器內(nèi)核，在采用典型的28納米（nm）硅工藝時，可提供高達(dá)2.2GHz 的速度和1.9 DMIPS/MHz的性能。新的HS處理器專門針對在完成高速數(shù)據(jù)和信號處理任務(wù)時的功率效率（DMIPS/mW）和面積效率（DMIPS/mm²）進(jìn)行了優(yōu)化。這種優(yōu)化使它們非常適合于系統(tǒng)級芯片（SoC）中的嵌入式以及深度嵌入式處理器，這些SoC可用于諸如固態(tài)硬盤、連網(wǎng)設(shè)備、汽車控制器、媒體播放器、數(shù)字電視、機(jī)頂盒和家庭聯(lián)網(wǎng)產(chǎn)品等。

    “為了跟上數(shù)字電視市場中不斷演講的市場需求，我們的設(shè)計團(tuán)隊(duì)一直都承受著以更低的功耗和成本點(diǎn)來提供更高性能的壓力，”Abilis Systems公司首席執(zhí)行官Yves Mathys說道：“Synopsys的ARC HS處理器將使我們能夠在自己的嵌入式設(shè)計中，將高性能和低功耗提升到一個新的水平，同時顯著地縮小芯片面積。通過充分利用ARC的硬件和軟件開發(fā)工具以及第三方的支持，也將幫助我們使設(shè)計計劃步入正軌，這對我們推出新的數(shù)字媒體產(chǎn)品至關(guān)重要。”

可擴(kuò)展的性能

    新的ARC HS處理器系列采用下一代ARCv2指令集架構(gòu)（ISA），它支持在非常微小的硅面積上以超低功耗來實(shí)現(xiàn)高性能的嵌入式和深度嵌入式設(shè)計。在采用典型的28納米工藝來生產(chǎn)時，HS內(nèi)核在小到0.15mm2的面積上,僅消耗低至0.025mW/MHz的功率。這些內(nèi)核都帶有一個高速的10級流水線處理，它支持亂序執(zhí)行、最低的閑置處理器周期和最大化的指令吞吐量。

    精密的分支預(yù)測和后段的ALU提高了指令處理的效率。為了加快數(shù)學(xué)函數(shù)的執(zhí)行，ARC HS處理器為設(shè)計師提供了用以實(shí)現(xiàn)一個硬件整數(shù)除法、用于64位乘法的指令、累加乘法器（MAC）、向量加法和向量減法的可選項(xiàng)，以及一個可配置的、兼容IEEE754的浮點(diǎn)單元（單精度或者雙精度或者兩者同時）。與上一代ARC內(nèi)核相比，這些基于ARCv2內(nèi)核的代碼密度提高了18％，同時降低了存儲器的需求。HS處理器支持緊耦合的存儲器以及指令和數(shù)據(jù)高速緩存（只限HS36），并帶有可加速數(shù)據(jù)傳輸?shù)娜?4位負(fù)載加倍/存儲加倍和非一致性內(nèi)存訪問功能?？蛇x擇的糾錯碼（ECC）硬件可針對需要更高內(nèi)存可靠性和保護(hù)級別的應(yīng)用在處理器中為所有的存儲器提供。

    “當(dāng)功率和晶體管預(yù)算都不是問題的時候，面向高性能設(shè)計處理器并不是難事。更大的困難在于設(shè)計既是小型化又要高效的處理器，不僅要為今天提供足夠的性能，又要為將來的增長留有額外的余量，”Linley Group公司的首席分析師Linley Gwennap說道：“為了優(yōu)化其面向嵌入式應(yīng)用的ARC HS內(nèi)核，Synopsys公司采用了一種更直接的方法，即通過采用一種異常靈活的CPU，在使用更少的晶體管以及更低功耗的同時提供高處理流量，而SoC設(shè)計師可以對該CPU實(shí)施多樣化的定制。其強(qiáng)勁的功率效率和低成本硅面積占用將吸引許多嵌入式系統(tǒng)開發(fā)人員。”

可配置性和可擴(kuò)展性

    高度可配置的ARC HS處理器允許設(shè)計師去定制其SoC上內(nèi)核的每個實(shí)例，以實(shí)現(xiàn)性能、功耗和面積的最佳平衡。用戶可以定義到處理器流水線的指令擴(kuò)展，因而支持對其自己的專有硬件加速器的集成，從而極大地提高了針對特定應(yīng)用的性能，同時降低功耗和所需內(nèi)存的數(shù)量。原生的ARM®AMBA®AXI™和AHB™標(biāo)準(zhǔn)接口可針對32位或64位事務(wù)進(jìn)行配置，以優(yōu)化系統(tǒng)的流通量。CPU在同一個周期內(nèi)可直接訪問系統(tǒng)級芯片（SoC）外設(shè)，從而將系統(tǒng)級延遲降到最低并實(shí)現(xiàn)最大化的硬件集成。HS34和H36內(nèi)核通過整合功能來同時優(yōu)化處理器和系統(tǒng)的性能效率，使設(shè)計人員能夠創(chuàng)造出更大的產(chǎn)品差異化，同時降低成本。

強(qiáng)健的軟件開發(fā)支持

    這些新的HS內(nèi)核得到了Synopsys MetaWare開發(fā)工具包的支持，它是在ARC處理器上完成嵌入式軟件開發(fā)、調(diào)試和優(yōu)化的完整解決方案。該套件包括一個用于生成高效代碼的優(yōu)化型編譯器，一個面向最大軟件可見度的調(diào)試器，以及一個用于硬件完成前軟件開發(fā)的快速指令集模擬器（ISS）。一個100％周期精確的模擬器也可用于設(shè)計優(yōu)化和驗(yàn)證。支持HS系列處理器的操作系統(tǒng)（OS）包括Synopsys的MQX RTOS，它是一個專為高確定性響應(yīng)時間和內(nèi)存效率進(jìn)行優(yōu)化的全功能實(shí)時操作系統(tǒng)。ARC Access項(xiàng)目合作伙伴提供了支持在ARC HS處理器上進(jìn)行軟件開發(fā)的第三方硬件和軟件工具，包括由Ashling Microsystems和Lauterbach提供的先進(jìn)調(diào)試工具，以及Express Logic提供的廣受歡迎的ThreadX RTOS。

   “立足于每年超過13億片的ARC芯片出貨量，我們強(qiáng)烈地認(rèn)識到每一代全新的電子設(shè)備都要求處理器去滿足以更低功耗和更小面積實(shí)現(xiàn)更高性能的‘自相矛盾’的目標(biāo)，而這正是ARC HS處理器系列可以提供的，”Synopsys公司IP和系統(tǒng)產(chǎn)品市場營銷全球副總裁John Koeter說道：“ARC HS34和HS36內(nèi)核代表了ARC產(chǎn)品組合所取得的一個重大進(jìn)展，同時證實(shí)了Synopsys通過延伸ARC產(chǎn)品路線圖，以滿足設(shè)計師不斷演講的嵌入式需求的承諾。”

供貨與資源

    現(xiàn)已可提供DesignWare ARC HS34和ARC HS36處理器內(nèi)核以及相關(guān)的開發(fā)工具。如希望了解更多信息， 請訪問：http://www.synopsys.com/arc。

關(guān)于DesignWare IP

Synopsys是一家為各種SoC設(shè)計提供高質(zhì)量和硅驗(yàn)證過IP解決方案的領(lǐng)先供應(yīng)商，其豐富的DesignWare IP產(chǎn)品系列包括完整的接口IP解決方案，如廣為應(yīng)用的協(xié)議控制器、物理層IP（PHY）和驗(yàn)證IP，模擬IP，各種嵌入式存儲器，邏輯庫，處理器內(nèi)核和子系統(tǒng)。為了支持軟件開發(fā)及IP的軟硬件集成，Synopsys還為其多種IP產(chǎn)品提供驅(qū)動器、事務(wù)級模型和原型。Synopsys的HAPS®基于FPGA的原型解決方案支持在系統(tǒng)環(huán)境中驗(yàn)證IP和SoC。Synopsys的Virtualizer虛擬原型工具箱使開發(fā)人員能夠比傳統(tǒng)方法提早很久就開始為IP或者整個SoC開發(fā)軟件。憑借其健全的IP開發(fā)方法學(xué)，以及在質(zhì)量、IP原型、軟件開發(fā)及綜合性技術(shù)支持的大力投入，Synopsys幫助設(shè)計師能夠加快產(chǎn)品的上市并減小集成風(fēng)險。如需更多有關(guān)DesignWare IP的信息，請訪問:http://www.synopsys.com/designware。

關(guān)于新思科技

Synopsys加速了全球電子市場中的創(chuàng)新。作為一家電子設(shè)計自動化（EDA）和半導(dǎo)體IP領(lǐng)域內(nèi)的領(lǐng)導(dǎo)者，其軟件、IP和服務(wù)幫助工程師應(yīng)對設(shè)計、驗(yàn)證、系統(tǒng)和制造中的各種挑戰(zhàn)。自1986年以來，全世界的工程師使用Synopsys的技術(shù)已經(jīng)設(shè)計和創(chuàng)造了數(shù)十億個芯片和系統(tǒng)。更多信息，請訪問：http://www.synopsys.com。