《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 解決方案 > 一種多芯片串行收發(fā)器糾偏方法

一種多芯片串行收發(fā)器糾偏方法

2013-09-16

 在一些特定的應(yīng)用場(chǎng)景下,需要支持單板內(nèi)多芯片串行收發(fā)器糾偏。要求各接收/發(fā)送機(jī)輸入/出的數(shù)據(jù)相位差很小,比如250pS。為了達(dá)到該技術(shù)指標(biāo)要求,必須使用多通道相位對(duì)齊技術(shù)、輸入輸出FIFO旁路技術(shù)。通常的相位對(duì)齊技術(shù)由于引入了Delay_Aligner,會(huì)帶來2~4nS的相位不確定,不能滿足系統(tǒng)指標(biāo)要求。

    這里介紹一種利用MMCM實(shí)現(xiàn)多芯片相位對(duì)齊的串行收發(fā)器糾偏方法:

   1) 利用圖1所示電路實(shí)現(xiàn)多芯片間的全局時(shí)鐘相位對(duì)齊。該電路通過單板上的low Skew時(shí)鐘分配器分發(fā)同相位時(shí)鐘到多個(gè)相同的芯片的相同全局時(shí)鐘管腳上,再由MMCM實(shí)現(xiàn)零延遲BUFG電路,實(shí)現(xiàn)到每個(gè)GT的USRCLK/2的延遲差最小,達(dá)到全板GT的USRCLK/2同相位的目的。

clk_tu1.PNG

圖1. 時(shí)鐘架構(gòu)圖

 

    2) 利用7系Tranceiver的Phase_Aligner實(shí)現(xiàn)TX/RXBUFFER Bypass。

7系列GT(GTX,GTH,GTP)支持TXBUFFER/RXBUFFER Bypass功能,該功能將Tranceiver內(nèi)部的XCLK的相位調(diào)整到與TXUSRCLK或RXUSRCLK同相(誤差小于1UI)。這樣,由于整個(gè)單板的所有通道的TXUSRCLK和RXUSRCLK同相位(由時(shí)鐘架構(gòu)保證。即使有誤差,也可以重復(fù)并在設(shè)計(jì)中校準(zhǔn))。具體Phase_Aligner控制時(shí)序見圖2.

 

clt_tu2.png

 

圖2. 全局時(shí)鐘作為TXUSRCLK/RXUSRCLK的Phase_Aligner控制時(shí)序圖

 

    應(yīng)用案例:某公司需要一個(gè)2048通道,且延遲差在250pS內(nèi)的解決方案。系統(tǒng)分解到8塊單板實(shí)現(xiàn),每塊單板支持128通道。通過背板設(shè)計(jì),可以保證到達(dá)每塊單板的100MHz高質(zhì)量時(shí)鐘的相位是同相的。這樣,只要單板內(nèi)的各通道延遲差能控制在200pS內(nèi),就可以實(shí)現(xiàn)該要求。XILINX采用上述解決方案,實(shí)現(xiàn)了該需求,且在實(shí)際的系統(tǒng)中滿足了系統(tǒng)要求。

 

 

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請(qǐng)及時(shí)通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。