国语无码福利视频,人妻丝袜中出中文字av幕

設計應用

基于時間累加器的二階ΔΣ時間數(shù)字轉換器

基于時間累加器的二階ΔΣ時間數(shù)字轉換器[模擬設計][其他]

提出以一個可獲得高的分辨率和寬的信號帶寬的二階ΔΣ時間數(shù)字轉換器(TDC)，TDC基于門控環(huán)形振蕩器型TDC并結合時間差加法器構成的時間累加器實現(xiàn)了二階量化噪聲整形。采用SMIC 28nm工藝設計，Spectre仿真結果表明，在1 M帶寬內(nèi)噪聲底約為-82 dBps2/Hz，等效到50 Ms/s 奈奎斯特率型TDC的分辨率約為2 ps，功耗取決于輸入時間間隔，在測量間隔1ns時功耗約為1.19 mW。受到結構限制，這種類型時間數(shù)字轉換器輸入范圍較小。

發(fā)表于：11/1/2017 10:25:00 AM

基于FPGA的自適應MIMO-OFDM無線基帶傳輸系統(tǒng)的研究

基于FPGA的自適應MIMO-OFDM無線基帶傳輸系統(tǒng)的研究[可編程邏輯][通信網(wǎng)絡]

針對自適應MIMO-OFDM無線基帶傳輸系統(tǒng)，提出了一種并行復用的基4-FFT/IFFT算法的FPGA實現(xiàn)方法，并對其中的自適應數(shù)字調(diào)制、STBC編碼和FFT/IFFT模塊進行了FPGA實現(xiàn)研究和仿真。仿真結果表明，該方法實現(xiàn)了模塊的功能，且性能良好，具有一定的應用價值。

發(fā)表于：10/31/2017 1:40:00 PM

面向密碼邏輯陣列的可編程控制網(wǎng)絡設計與實現(xiàn)

面向密碼邏輯陣列的可編程控制網(wǎng)絡設計與實現(xiàn)[可編程邏輯][汽車電子]

為解決粗粒度密碼邏輯陣列控制開銷大、控制效率低的問題，在研究主流陣列處理架構下三層控制模型的基礎上，提出了一種陣列的四層控制模型，并設計了對應的可編程控制網(wǎng)絡。在規(guī)模為4×4的可編程控制網(wǎng)絡上實現(xiàn)了對AES、A5-1等對稱算法的控制流映射。在65 nm CMOS 工藝下，DC綜合結果顯示總面積為13 712 μm2，折合等效與非門數(shù)0.95萬，占陣列面積0.37%。映射AES和A5-1控制流最高頻率分別為1 389 MHz和1 190 MHz，達到面積小、速度快的應用需求。將四層控制模型與三層控制模型進行六個不同性能對比，前者整體性能遠超后者，且能滿足任意網(wǎng)絡互連結構陣列的高效控制需求。

發(fā)表于：10/31/2017 1:25:00 PM

基于ADF4351和FPGA的合成頻率源的設計

基于ADF4351和FPGA的合成頻率源的設計[可編程邏輯][其他]

以數(shù)字鎖相環(huán)ADF4351和Xilinx公司的Spartan-6系FPGA為主要元件設計了一個合成頻率源。重點討論了ADF4351的工作原理、兩者之間的SPI通信過程、電路板的設計過程，并給出了關鍵的控制代碼和性能測試結果。該頻率源具有結構簡單、成本低廉、代碼占用資源少、易于維護和升級等特點，在100~700 MHz的寬頻范圍內(nèi)可輸出SFDR為40 dB左右的穩(wěn)定波形。

發(fā)表于：10/30/2017 2:17:00 PM

一種雙核安全芯片的設計實現(xiàn)

一種雙核安全芯片的設計實現(xiàn)[模擬設計][信息安全]

介紹了一種雙核安全芯片的設計方法，并以已實現(xiàn)的雙核POS機安全芯片為例，對其原理及功能實現(xiàn)進行闡述。目前，純粹的安全芯片基本都是單核的實現(xiàn)方案，主要通過監(jiān)測是否遇到攻擊來清除機密數(shù)據(jù)；在此基礎上，通過特殊的雙核設計，使得機密數(shù)據(jù)運行在與實際應用完全隔離的密閉環(huán)境當中，杜絕了機密數(shù)據(jù)在應用開發(fā)終端被誘取的可能。

發(fā)表于：10/30/2017 2:09:00 PM

高精度光電編碼器信號補償技術的研究進展

高精度光電編碼器信號補償技術的研究進展[嵌入式技術][工業(yè)自動化]

近年來，由于多領域對于旋轉控制需要的增長，光電編碼器獲得了廣泛的應用，同時也對光電編碼器的測角精度和分辨力提出了更高的要求。指出了光電信號補償技術的發(fā)展為光電編碼器精度的提高提供了重要保障；介紹了光電編碼器的原理及衡量光電信號質(zhì)量的4項指標；從此4項指標出發(fā)，總結了國內(nèi)外的信號自適應補償技術的研究現(xiàn)狀；最后，分析了現(xiàn)有補償方法的優(yōu)點和存在的限制，展望了光電編碼器信號補償方法的發(fā)展趨勢。

發(fā)表于：10/27/2017 11:43:00 AM

一種EEPROM中高壓產(chǎn)生電路的設計與實現(xiàn)

一種EEPROM中高壓產(chǎn)生電路的設計與實現(xiàn)[電源技術][汽車電子]

設計了一種應用于EEPROM的低電源電壓的片內(nèi)升壓電路?；陔妷罕冻穗娐?，獲得兩倍于電源電壓的驅動電壓，用來驅動高壓電荷泵電路得到EEPROM擦寫用的15 V高壓，實現(xiàn)EEPROM在1.3 V電壓下穩(wěn)定的工作。同時，基于負溫度特性的電壓分壓電路實現(xiàn)電荷泵輸出高壓的負溫度特性，提升了存儲器在整個工作溫度范圍（-40 ℃~85 ℃）內(nèi)的可靠性。設計的高壓產(chǎn)生電路在0.13 μm Embedded EEPROM CMOS工藝實現(xiàn)，工作電壓為1.3 V~1.75 V，面積大小為600 μm×80 μm。

發(fā)表于：10/27/2017 11:33:00 AM

寬帶電力線載波系統(tǒng)中的信道編碼技術研究

寬帶電力線載波系統(tǒng)中的信道編碼技術研究[電源技術][智能電網(wǎng)]

電力線載波通信具有網(wǎng)絡覆蓋范圍廣、接入方便的特點，但電力線不是一種理想的傳輸信道，其信道傳輸環(huán)境惡劣，不但具有阻抗匹配和頻率選擇性衰減的問題，而且還存在著嚴重的噪聲和干擾。長期的實踐證明：對抗惡劣電力線信道的最有效手段是信道編碼技術，HomepulgAV標準中給出了雙二元Turbo編碼構造以及碼內(nèi)交織方案，但這種編碼已經(jīng)被國外通信設備商申請了專利，如果照搬恐會引起知識產(chǎn)權糾紛，因而給出了一種新的Turbo碼交織方案，其性能比HomeplugAV標準略有提升，復雜程度完全相同，并給出仿真結果。

發(fā)表于：10/26/2017 1:13:00 PM

寬帶電力線通信芯片的低功耗設計

寬帶電力線通信芯片的低功耗設計[通信與網(wǎng)絡][智能電網(wǎng)]

針對寬帶電力線通信芯片因工作頻段寬和通信速率高而導致功耗較大的問題,在介紹寬帶電力線通信單元及芯片的基礎上，圍繞芯片功耗的影響因素，從工作頻段、物理層、MAC層及芯片級多方面詳細分析了芯片的低功耗設計技術。目前寬帶電力線通信芯片及模塊已研發(fā)成功，測試結果表明完全滿足國家電網(wǎng)用電信息采集系統(tǒng)對寬帶電力線通信單元的功耗要求。

發(fā)表于：10/26/2017 1:04:00 PM

Java卡虛擬機的安全攻擊技術及防御技術研究

Java卡虛擬機的安全攻擊技術及防御技術研究[嵌入式技術][信息安全]

Java卡是一個基于Java的智能卡操作系統(tǒng)，Java卡能夠動態(tài)更新。著重介紹了在Java卡系統(tǒng)實現(xiàn)過程中需要關注的各種基于Java卡虛擬機的安全點，研究了Java卡虛擬機運行過程中的脆弱性，總結了其在安全方面面臨的各種威脅，并進一步研究了這些安全威脅可能產(chǎn)生的影響。最后針對可能出現(xiàn)的不同的安全攻擊，提出并完成了相應的安全防御措施。實驗證明，這些防御措施能夠有效地保障Java卡系統(tǒng)的安全性。

發(fā)表于：10/25/2017 1:43:00 PM