123,123,123

設(shè)計(jì)應(yīng)用

基于ATmega128的球管电压控制系统设计与实现

基于ATmega128的球管电压控制系统设计与实现[嵌入式技术][医疗电子]

本设计利用ATMEL公司AVR系列ATmega128单片机的控制调频电路来调制系统的工作频率，实现对口腔CBCT系统X射线球管电压的精确控制和调节，同时还实现了系统的人机交互、数据存储和传输、数/模转换、串口通信等功能。该控制电路硬件设计简单可靠，易于实现；软件开发方便灵活，实现了预期的功能。

發(fā)表于：2018/8/14 下午4:30:00

基于电力线载波通信技术的自动抄表系统路由算法

基于电力线载波通信技术的自动抄表系统路由算法[通信与网络][智能电网]

由于电力线信道环境的特殊性，使电力线载波抄表系统中存在着抄表距离有限、通信成功率不高等问题。针对此问题，介绍两种路由算法——点名请求算法和数据收集算法，分别用于自动抄表中实现监控电表和例行抄读业务。

發(fā)表于：2018/8/14 下午3:45:27

一种增益增强型套筒式运算放大器的设计

一种增益增强型套筒式运算放大器的设计[模拟设计][工业自动化]

设计了一种用于高速ADC中的全差分套筒式运算放大器。从ADC的应用指标出发，确定了设计目标，利用开关电容共模反馈、增益增强等技术实现了一个可用于12 bit精度、100 MHz采样频率的高速流水线(Pipelined)ADC中的运算放大器。基于SMIC 0.13um，3.3 V工艺，Spectre仿真结果表明，该运放可以达到105.8 dB的增益，单位增益带宽达到983.6 MHz，而功耗仅为26.2 mW。运放在4 ns的时间内可以达到0.01%的建立精度，满足系统设计要求。

發(fā)表于：2018/8/14 下午3:38:58

基于FPGA的数字三相锁相环的优化设计

基于FPGA的数字三相锁相环的优化设计[可编程逻辑][工业自动化]

数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确地锁定相位，具有良好的性能。

發(fā)表于：2018/8/14 下午3:34:35

一种新的ISM频段低噪声放大器设计方法

一种新的ISM频段低噪声放大器设计方法[模拟设计][通信网络]

为解决ISM频段低噪声放大器降低失配与减小噪声之间的矛盾，提出了一种改善放大器性能的设计方法。分析了单项参数的变化规律，提出了提高综合性能的方法，给出了放大器封装模型的电路结构。对射频放大器SP模型和封装模型进行仿真。仿真结果表明，输入和输出匹配网络对放大器的性能有影响，所提出的设计方法能有效分配性能指标，为改善ISM频段低噪声放大器的性能提出了一种新的途径。

發(fā)表于：2018/8/14 下午3:28:56

基于DDS的低通滤波器设计与仿真

基于DDS的低通滤波器设计与仿真[模拟设计][工业自动化]

分析了几种经典滤波器特性，重点研究了DDS系统中低通滤波器的设计方法。根据DDS的结构特点和输出杂散频谱特性，结合滤波器技术指标使用了归一化法完成了一个九阶椭圆函数低通滤波器的设计，使其通带截至频率为120 MHz、通带内最大衰减为0.2 dB、在135 MHz处阻带内最小衰减为66 dB。通过Multisim10对其进行仿真后可以得出，使用此种方法设计的低通滤波器过渡带陡峭、幅频特性仿真良好，并且能够很好地满足预期的技术指标。

發(fā)表于：2018/8/14 下午3:18:51

基于FPGA的SDTV-HDTV转换的研究与设计

基于FPGA的SDTV-HDTV转换的研究与设计[可编程逻辑][通信网络]

一种采用Altera CycloneⅢ FPGA将标准清晰度电视(SDTV)转换成高清晰度电视(HDTV)的方法。用图像插值技术，充分利用了原始图像，实现视频格式水平方向上行内像素点的增加及垂直方向上行数的提升，满足高清晰度电视格式的标准输出。整个上变换模块的复杂度低，易于硬件实现，完成了专用格式转换芯片的功能，在工程应用中有利于提高系统的集成度和灵活性。

發(fā)表于：2018/8/14 下午2:56:18

基于C8051F410的光电式引张线仪设计

基于C8051F410的光电式引张线仪设计[测试测量][工业自动化]

根据大坝变形监测的实际需求，以C8051F410为硬件控制平台，采用先进的CCD技术，设计了用于大坝水平位移监测的具有高精度自动测量功能的引张线仪。重点阐述了检测仪器的工作原理、硬件整体实现方案及软件设计流程。测量结果表明该仪器具有很强的实用性。

發(fā)表于：2018/8/14 下午2:02:14

基于CompactPCI体系的高性能监测测向处理平台研究

基于CompactPCI体系的高性能监测测向处理平台研究[嵌入式技术][工业自动化]

提出一种新的高速并行采样技术架构以及基于可编程芯片技术和支持灵活配置的并行处理嵌入式硬件架构。该平台集多通道高速采集、大容量数据存储、高性能DSP与大规模FPGA紧耦合实时处理等功能于一体，在综合集成与应用方面具有创新性，能够保障对多模式、多速率、多频段信号分析在信号层上频域的宽阔全覆盖和时域的连续性，同时又因其硬件上提供了丰富的资源裕量，因而可以满足信息层上对多种标准和协议分析的需求及应对其未来的演进。

發(fā)表于：2018/8/14 下午1:49:18

VIPVS加速7 nm工艺模拟版图设计

VIPVS加速7 nm工艺模拟版图设计[EDA与制造][工业自动化]

在格芯基于7 nm技术研发高速Serdes IP过程中，版图设计的复杂度日益增加。其中复杂DRC(Design Rule Check)验证和复杂MPT(Multi Patterning)方法为整个设计流程带来新的挑战。因此，一个能够应对这些挑战的版图设计流程非常重要，尤其是对EDA工具新功能的应用，例如： Cadence Virtuoso Interactive Physical Verification System(VIPVS)工具。VIPVS能够实现实时sign-off 规格的DRC 验证，缩短版图验证迭代过程，为多重图案上色提供高效的方法。介绍格芯高速Serdes 版图团队如何使用VIPVS(主要讨论高效DRC验证和多重图案上色功能)进行基于格芯7 nm Finfet工艺的高速Serdes芯片版图设计。

發(fā)表于：2018/8/14 上午11:53:00

<tt id="y8x7f"></tt><strong id="y8x7f"></strong>

<address id="y8x7f"></address>