一種增益增強型套筒式運算放大器的設計
所屬分類：技術論文
上傳者：aet
文檔大小：311 K
所需積分：0分積分不夠怎么辦？
文檔介紹：設計了一種用于高速ADC中的全差分套筒式運算放大器.從ADC的應用指標出發(fā),確定了設計目標,利用開關電容共模反饋、增益增強等技術實現(xiàn)了一個可用于12 bit精度、100 MHz采樣頻率的高速流水線(Pipelined)ADC中的運算放大器.基于SMIC 0.13 μm,3.3 V工藝,Spectre仿真結果表明,該運放可以達到105.8 dB的增益,單位增益帶寬達到983.6 MHz,而功耗僅為26.2 mW.運放在4 ns的時間內可以達到0.01%的建立精度,滿足系統(tǒng)設計要求.
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。