設計應用 ZigBee无线网络技术在景观灌溉系统中的应用设计[通信与网络][工业自动化] 提出了基于ZigBee 无线传感器网络的景观灌溉系统的控制子系统的系统架构, 设计了控制子系统的软硬件，实现了监测信号的获取、控制命令的发布和无线传输。系统中采用微型太阳能电池为无线传感器节点供电，解决了采用普通碱性电池供电时需要频繁更换电池的缺点，提高了系统的使用寿命。 發(fā)表于：2018/8/15 下午1:47:47 无线数传电台在泵房供水远程控制系统中的应用[通信与网络][工业自动化] 针对校区供水系统效率低、可靠性差的问题，设计了一种基于ATmega16和FC222-CH的泵房供水远程控制系统,实现了水泵的启/停远程控制、水泵运行状态的实时监控和故障报警处理等功能，并且针对测试实验时出现的电路接触不可靠、微处理器复位和死机、继电器误动作、无线通信的信号质量差等问题，采取了相应的解决措施。现场运行结果表明，该系统运行稳定、可靠，可以满足校区供水的远程控制要求。 發(fā)表于：2018/8/15 下午1:35:15 一种高速高可靠电压型灵敏放大器设计[模拟设计][工业自动化] 提出了一种新型的带有阈值电压失配补偿能力的电压灵敏放大器，该结构可实现对电压信号的快速灵敏放大以及输入端的补偿。在SMIC 0.15 μm 1P5M logic CMOS工艺条件下，较传统灵敏放大器结构，该灵敏放大器可在基本维持相同功耗和面积水平的同时，将延迟降低至23 ps，并能够在50 mV的阈值电压失配条件下正常工作，显著地提高了失配补偿能力，从而提高了芯片成品率。 發(fā)表于：2018/8/15 下午1:25:13 嵌入式SD卡存储器的设计[嵌入式技术][工业自动化] 介绍了由ARM芯片LM3S615与SD卡构成的SD卡存储器的设计。讨论了系统的硬件设计及包括驱动程序与应用程序的软件设计，实现了FAT16文件系统下的数据存储功能。该存储器具有较高的传输速度，能实现可靠的数据存储，已运用在大地电磁接收机、质子磁力仪等野外地质仪器的设计中。 發(fā)表于：2018/8/15 下午1:15:29 α稳定分布下Volterra 滤波器的自适应数据块算法[通信与网络][通信网络] 基于分数低阶统计量原理提出了α稳定分布下Volterra滤波器的数据块滤波算法。该算法对Volterra滤波器权向量的线性项部分和非线性项部分分别采用不同的收敛因子,克服了传统只采用一个收敛因子的Volterra滤波器算法收敛性能差缺点，利用更多的输入信号和误差信号信息，更好地估计梯度，更精确地调节自适应滤波器权向量，提高了收敛速度。仿真结果验证了该方法的优越性。 發(fā)表于：2018/8/15 上午11:47:00 非对称前向译码协作的性能分析和参数优化方法研究[通信与网络][通信网络] 研究了基于并行编码的非对称前向译码协作的中断概率性能以及节点相对位置、功率分配和时隙分配等参数的联合优化问题。结合理论分析和数值仿真，提出了一种简化参数优化方法。仿真表明，这种简化方法性能较好地逼近了联合优化方法的性能，相对于对称前向译码协作有明显的分集增益。 發(fā)表于：2018/8/15 上午11:37:58 WLAN中OFDM系统载波频率同步算法研究[通信与网络][通信网络] 针对OFDM技术中的载波频率同步问题，分析了载波频率偏差对OFDM系统造成的影响，总结了基于IEEE802.11标准的三种常见的频偏估计算法：基于循环前缀的最大似然算法、基于训练序列的时域相关算法和基于导频的频域相关算法，提出一种基于训练序列和导频的联合载波频偏估计算法。性能仿真结果表明，该联合估计算法在估计范围和估计精度上具有明显的优势，适合实际工程应用。 發(fā)表于：2018/8/15 上午11:34:09 基于链路选择的TCP改进机制[通信与网络][通信网络] 传统TCP 拥塞控制主要是为带宽时延乘积较小和信道误码率很低的网络环境而设计的，难以很好地适用于异构网络下的通信环境。针对此问题提出了一种可选择的方案TCP- Selective，根据不同的链路类型选择不同的TCP算法，来解决单一TCP增强方案所不能解决的问题，对其在异构网络环境下的性能进行了仿真分析，结果验证了此机制具有更好的性能。 發(fā)表于：2018/8/15 上午11:27:21 三维电磁仿真在25 Gbps串行收发通道设计中的应用方法[通信与网络][通信网络] 高速串行收发信道设计问题在5G通信以及数据中心的设计中越来越受到重视。通过25 Gbps串行多通道收发器PCB设计工程实例，从而分析工程实现过程中遇到的过孔设计、阻抗匹配以及通道串扰等信号完整性问题，采用Cadence Sigrity全波三维电磁仿真的方法和链路仿真方法，有针对性地在工程实现的不同阶段为问题的解决提供不同的策略方法，提升了设计与仿真优化的效率，缩短了从设计到量产的时间。 發(fā)表于：2018/8/15 上午11:20:00 Stratus HLS工具在高性能双精度浮点乘法设计中的应用流程[EDA与制造][数据中心] 双精度浮点乘法部件是高性能CPU的核心运算部件之一。描述了使用Cadence Stratus HLS工具设计和实现双精度浮点乘法部件，探索新设计方法学在关键路径延时调整、数据路径优化以及低功耗优化等问题的解决方法，并探讨如何将新的设计流程结合到原有项目开发中等问题。最终，高阶综合设计的RTL，在28 nm工艺下综合实现频率为2.5 GHz、面积为28 211 μm2，基本满足高性能微处理器的开发要求，增强了在项目中更加广泛地使用新设计方法学的信心。 發(fā)表于：2018/8/15 上午11:08:00 <…362363364365366367368369370371…>
