一个人看的视频WWW,久久久久久亚洲精品

土壤及標(biāo)簽貼附方式對RFID標(biāo)簽性能影響[通信與網(wǎng)絡(luò)][工業(yè)自動(dòng)化]

超高頻射頻識(shí)別(Ultra High Frequency Radio Frequency Identification，UHF RFID)應(yīng)用于土壤樣品管理可大幅度提升管理信息化水平，然而土壤及標(biāo)簽天線貼附方式都對超高頻RFID標(biāo)簽天線性能有影響。采用電磁仿真軟件Ansoft HFSS對超高頻RFID標(biāo)簽天線的性能進(jìn)行仿真分析，并通過天線理論探究了標(biāo)簽貼附方式、樣品瓶中土壤含量對于標(biāo)簽天線性能的影響。結(jié)果表明，標(biāo)簽天線垂直放置時(shí)會(huì)導(dǎo)致標(biāo)簽天線方向圖發(fā)生較大改變；土壤會(huì)影響標(biāo)簽天線輸入阻抗，改變標(biāo)簽天線識(shí)別距離，并引起標(biāo)簽天線失諧；同時(shí)發(fā)現(xiàn)土壤與標(biāo)簽相對位置的不同對標(biāo)簽天線性能的影響也有所不同。

發(fā)表于：6/13/2019 2:46:00 PM

基于諧波分離的電流信號(hào)頻率檢測裝置設(shè)計(jì)[測試測量][工業(yè)自動(dòng)化]

電流、電壓頻率檢測在并網(wǎng)控制過程中起著重要作用，大的檢測誤差會(huì)引起鎖相、諧波補(bǔ)償、無功補(bǔ)償?shù)瓤刂扑惴ǖ氖??；诖?，以諧波分離為例，推導(dǎo)出多通道二階廣義積分器（Second-Order Generalized Integrator，SOGI）并聯(lián)運(yùn)行情況下幅值衰減隨頻率檢測誤差的變化情況,詳細(xì)介紹了頻率檢測誤差給各次諧波分離帶來的影響。設(shè)計(jì)了一種中低頻高精度的電流信號(hào)頻率檢測裝置，硬件包括控制器外圍電路、采樣電路、傳感器電路、電壓跟隨器電路、電壓偏置電路等，軟件包括采樣程序、頻率檢測程序、誤差矯正等。仿真結(jié)果驗(yàn)證了頻率誤差理論分析的正確性，電流頻率檢測實(shí)驗(yàn)結(jié)果驗(yàn)證了該設(shè)計(jì)方案的可行性以及該裝置的高精度特性。

發(fā)表于：6/13/2019 2:29:00 PM

基于AIS的雷達(dá)高精度誤差校準(zhǔn)方法[測試測量][航空航天]

利用AIS進(jìn)行雷達(dá)標(biāo)校在軍事領(lǐng)域已得到廣泛應(yīng)用。但在標(biāo)校過程中發(fā)現(xiàn)，校后雷達(dá)精度很多時(shí)候沒有得到顯著提高。從誤差序列處理層面上對影響校后雷達(dá)精度的原因進(jìn)行分析，提出一種基于AIS的雷達(dá)高精度誤差校準(zhǔn)方法。新方法首次提出在傳統(tǒng)的校準(zhǔn)流程中加入誤差分布分析這一環(huán)節(jié)，并對關(guān)聯(lián)、對準(zhǔn)后的誤差序列進(jìn)行兩次異常值篩選。通過實(shí)測數(shù)據(jù)證明，所提出的方法能夠得到較準(zhǔn)確的系統(tǒng)誤差估計(jì)值，對雷達(dá)的系統(tǒng)誤差進(jìn)行了有效的校準(zhǔn)。

發(fā)表于：6/12/2019 1:09:00 PM

基于FPGA的多通道同步實(shí)時(shí)高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[可編程邏輯][汽車電子]

為了滿足精密設(shè)備監(jiān)測過程中對數(shù)據(jù)采集的精確性、實(shí)時(shí)性和同步性的嚴(yán)格要求，設(shè)計(jì)了一種基于FPGA的多通道實(shí)時(shí)同步高速數(shù)據(jù)采集系統(tǒng)。本系統(tǒng)采用Xilinx公司的Spartan6系列的FPGA作為核心控制器件，實(shí)現(xiàn)了數(shù)據(jù)采集控制、數(shù)據(jù)緩存、數(shù)據(jù)處理、數(shù)據(jù)存儲(chǔ)、數(shù)據(jù)傳輸和同步時(shí)鐘控制等功能。經(jīng)測試驗(yàn)證，該方案具有精度高、速率快、可靠性好、實(shí)時(shí)性強(qiáng)、成本低等特點(diǎn)。

發(fā)表于：6/12/2019 11:53:00 AM

一種基于邏輯頁平均更新頻率的NAND閃存垃圾回收算法[模擬設(shè)計(jì)][其他]

針對NAND閃存的特點(diǎn)，提出一種基于邏輯頁平均更新頻率的NAND閃存垃圾回收算法。該算法采用無效頁年齡和作為回收塊選擇策略。同時(shí)，在FaGC和GCbAH算法基礎(chǔ)之上，重新定義數(shù)據(jù)熱度計(jì)算公式，采用邏輯頁平均更新頻率取代固定閾值作為冷熱數(shù)據(jù)的判定依據(jù)，實(shí)現(xiàn)了更準(zhǔn)確的冷熱數(shù)據(jù)判定和分離。實(shí)驗(yàn)結(jié)果表明，相較于GR、CB、CAT、FaGC和GCbAH算法，該算法在垃圾回收代價(jià)和磨損均衡方面均取得了更好的效果。

發(fā)表于：6/11/2019 11:10:00 AM

基于單片MO-CDCTA的高集成低功耗高階有源低通濾波器的設(shè)計(jì)[模擬設(shè)計(jì)][其他]

針對高階濾波器體積大和功耗高的問題,提出了一種基于多輸出電流差分級(jí)聯(lián)跨導(dǎo)放大器的電流模式n階低通濾波電路。該電路不含任何電阻，僅使用1個(gè)新的多輸出電流差分級(jí)聯(lián)跨導(dǎo)放大器和若干接地電容，能實(shí)現(xiàn)任意階低通濾波器功能。使用CADENCE進(jìn)行設(shè)計(jì)和調(diào)試，電路芯片面積僅0.04 mm2，仿真功耗僅4.18 mW，最大3 dB截止頻率500 MHz。三階巴特沃斯低通濾波器仿真與瞬態(tài)響應(yīng)實(shí)驗(yàn)證明了理論的正確性。

發(fā)表于：6/11/2019 10:57:00 AM

一種基于LTCC技術(shù)的新型Marchand巴倫濾波器[模擬設(shè)計(jì)][其他]

設(shè)計(jì)了基于Marchand巴倫結(jié)構(gòu)的小型化分布參數(shù)式巴倫濾波器。該巴倫濾波器基于低溫共燒陶瓷(LTCC)技術(shù)，充分利用該技術(shù)的多層優(yōu)勢，通過LTCC多層布線的實(shí)現(xiàn)方式縮小巴倫濾波器的體積。該巴倫濾波器的結(jié)構(gòu)采用了螺旋線寬邊耦合帶狀線結(jié)構(gòu)(SBCS)，同時(shí)采用獨(dú)特的螺旋交叉堆疊結(jié)構(gòu)，有效減少了巴倫濾波器的體積。設(shè)計(jì)的巴倫濾波器采用相對介電常數(shù)為9.8的介質(zhì)材料，其尺寸僅為2.0 mm×1.25 mm×0.95 mm，在1.805 GHz~2.17 GHz范圍內(nèi)回波損耗小于-12 dB，幅度不平衡度小于±1.2 dB，相位不平衡度小于±10°，完全能夠滿足當(dāng)今通信設(shè)備小型化的需求。

發(fā)表于：6/10/2019 10:59:00 AM

基于IBIS模型的FPGA信號(hào)完整性仿真驗(yàn)證方法[可編程邏輯][其他]

討論了SRAM型FPGA信號(hào)完整性驗(yàn)證的必要性，提出了一種基于IBIS模型和HyperLynx軟件的針對SRAM型FPGA器件信號(hào)完整性仿真驗(yàn)證方法，并以Stratix-2和Virtex-4兩種類型的FPGA為例進(jìn)行了實(shí)際仿真驗(yàn)證，分析了信號(hào)的有效數(shù)據(jù)寬度、電平幅值和傳輸速率等仿真驗(yàn)證結(jié)果，比較了這兩種器件的信號(hào)完整性優(yōu)劣，通過該仿真實(shí)例也驗(yàn)證了這種FPGA信號(hào)完整性仿真驗(yàn)證技術(shù)的可行性。隨后對模型參數(shù)進(jìn)行了仿真對比，得出造成器件信號(hào)完整性差異的內(nèi)在機(jī)理，從而在設(shè)計(jì)上指導(dǎo)優(yōu)化器件信號(hào)完整性性能。

發(fā)表于：6/10/2019 10:20:00 AM

一種超低功耗的RISC-V處理器流水線結(jié)構(gòu)[嵌入式技術(shù)][工業(yè)自動(dòng)化]

隨著通信、芯片技術(shù)的高速發(fā)展，物聯(lián)網(wǎng)將會(huì)是未來新一代信息技術(shù)的重要組成部分，也是促進(jìn)生活智能化過程的強(qiáng)大動(dòng)力。在IoT的終端設(shè)備應(yīng)用中，超低功耗的微控制器扮演著不可或缺的角色?；诔凸那度胧綉?yīng)用的設(shè)計(jì)目標(biāo)，提出了一種基于RISC-V指令集架構(gòu)的處理器流水線結(jié)構(gòu)，考慮到功耗和性能的折中要求，采用了以兩級(jí)按序流水線為主體，輔以其他組件流水線長度可變的流水線結(jié)構(gòu)。并在VCS環(huán)境下驗(yàn)證了微控制器的邏輯功能，同時(shí)通過SMIC180工藝庫在DC環(huán)境下完成了綜合仿真，得到了微控制器的面積占比報(bào)告。最后通過運(yùn)行跑分程序測試，并與ARM Cortex-M微控制器比較，比較結(jié)果表明本作品同樣可應(yīng)用于IoT的低功耗場景。

發(fā)表于：6/9/2019 5:32:00 PM

基于小波神經(jīng)網(wǎng)絡(luò)的數(shù)據(jù)中心KPI預(yù)測[嵌入式技術(shù)][醫(yī)療電子]

時(shí)間序列預(yù)測是數(shù)據(jù)中心關(guān)鍵性能指標(biāo)異常檢測的重要環(huán)節(jié)。針對時(shí)間序列，利用小波基函數(shù)作為隱含層節(jié)點(diǎn)傳遞函數(shù)來構(gòu)造小波神經(jīng)網(wǎng)絡(luò)進(jìn)行預(yù)測；同時(shí)選取動(dòng)量梯度下降法提高神經(jīng)網(wǎng)絡(luò)學(xué)習(xí)效率；再根據(jù)粒子群算法訓(xùn)練得到最優(yōu)解作為神經(jīng)網(wǎng)絡(luò)參數(shù)初始值；最后使用MATLAB進(jìn)行仿真，以較高準(zhǔn)確性對關(guān)鍵性能指標(biāo)時(shí)間序列進(jìn)行了預(yù)測。

發(fā)表于：6/9/2019 5:19:00 PM