一款應(yīng)用于物聯(lián)網(wǎng)芯片的皮安級(jí)CMOS電壓基準(zhǔn)源[電源技術(shù)][通信網(wǎng)絡(luò)]

設(shè)計(jì)了一種應(yīng)用于物聯(lián)網(wǎng)芯片的極低功耗電壓基準(zhǔn)源。由于漏致勢(shì)壘降低(Drain-Induced Barrier Lowering，DIBL)效應(yīng)，柵致漏極泄漏(Gate-Induced Drain Leakage，GIDL)效應(yīng)及柵-漏電容饋通效應(yīng)的影響，傳統(tǒng)的基于MOS管漏電流的皮安級(jí)電壓基準(zhǔn)源雖然可以實(shí)現(xiàn)較低的溫度系數(shù)，但是線性調(diào)整率及電源抑制比(Power Supply Rejection Ratio，PSRR)過(guò)低，大大限制了其在具有高電源噪聲的物聯(lián)網(wǎng)芯片中的應(yīng)用。在傳統(tǒng)的雙MOS管電壓基準(zhǔn)源基礎(chǔ)上，基于0.18 μm CMOS工藝，設(shè)計(jì)了一種新型的自穩(wěn)壓五MOS管電壓基準(zhǔn)源。Spectre仿真結(jié)果顯示，0~120 ℃范圍內(nèi)，該自穩(wěn)壓五MOS管電壓基準(zhǔn)源的平均溫度系數(shù)為39.2 ppm/℃；電源電壓1.0~2.0 V范圍內(nèi)，該電壓基準(zhǔn)源的線性調(diào)整率為33.4 ppm/V；負(fù)載電容3 pF情況下，該電壓基準(zhǔn)的PSRR性能為-9 dB@0.01 Hz及-62 dB@100 Hz。另外，在該0.18 μm CMOS工藝下，該電壓基準(zhǔn)的電流消耗僅為59 pA@27 ℃，版圖面積僅為5 400 μm2。

發(fā)表于：11/12/2019 9:38:00 AM

供應(yīng)商產(chǎn)能及運(yùn)營(yíng)風(fēng)險(xiǎn)模型研究[通信與網(wǎng)絡(luò)][智能電網(wǎng)]

近年隨著國(guó)內(nèi)經(jīng)濟(jì)形勢(shì)趨緩，部分企業(yè)因?yàn)槁?lián)保、資金鏈斷裂陷入資金風(fēng)險(xiǎn)等使得公司物資供應(yīng)的履約風(fēng)險(xiǎn)和資金風(fēng)險(xiǎn)不斷增加，部分供應(yīng)商的部分行為已經(jīng)出現(xiàn)異常。為了對(duì)可能存在供應(yīng)風(fēng)險(xiǎn)的供應(yīng)商提前識(shí)別，本文使用綜合評(píng)價(jià)和小波分析相結(jié)合的方法，分別從供應(yīng)商的歷史供貨情況和供應(yīng)商用電情況兩個(gè)角度對(duì)供應(yīng)商進(jìn)行分析，其中供應(yīng)商的歷史供貨數(shù)據(jù)包含：供應(yīng)商平均送貨延遲次數(shù)、供應(yīng)商供貨差量、供應(yīng)商歷年供貨體量變化等三個(gè)維度。提前定位存在潛在運(yùn)營(yíng)風(fēng)險(xiǎn)的供應(yīng)商，實(shí)現(xiàn)供應(yīng)商產(chǎn)能異動(dòng)的預(yù)判，從而有針對(duì)性地對(duì)高風(fēng)險(xiǎn)供應(yīng)商進(jìn)行核實(shí)與監(jiān)督。達(dá)到事前預(yù)警：在招標(biāo)環(huán)節(jié)，為評(píng)標(biāo)人員提供供應(yīng)商產(chǎn)能評(píng)估依據(jù)。事中監(jiān)測(cè)：實(shí)時(shí)分析供應(yīng)商產(chǎn)能情況，定位潛在產(chǎn)能不足供應(yīng)商的目的。

發(fā)表于：11/11/2019 2:47:00 PM