久久古典武侠第1页777,写真一区日本福利一区二区,这里只有精品视频免费999

基于深度級(jí)聯(lián)網(wǎng)絡(luò)的入侵檢測(cè)算法研究[其他][其他]

針對(duì)海量多源異構(gòu)的網(wǎng)絡(luò)流量數(shù)據(jù)難以用傳統(tǒng)的機(jī)器學(xué)習(xí)算法有效提取特征，分類(lèi)效果差的問(wèn)題，提出一種基于深度級(jí)聯(lián)網(wǎng)絡(luò)的入侵檢測(cè)算法，利用神經(jīng)網(wǎng)絡(luò)自動(dòng)學(xué)習(xí)特征的能力，將卷積神經(jīng)網(wǎng)絡(luò)和長(zhǎng)短期記憶網(wǎng)絡(luò)結(jié)合起來(lái)，同時(shí)提取流量數(shù)據(jù)的空間特征和時(shí)序特征，并采用softmax進(jìn)行分類(lèi)，提高模型的檢測(cè)性能和泛化能力。最后將該算法在KDDCUP99數(shù)據(jù)集上進(jìn)行驗(yàn)證，實(shí)驗(yàn)結(jié)果表明，該入侵檢測(cè)模型相較于SVM、DBN等算法有更高的檢測(cè)率，準(zhǔn)確率可達(dá)95.39%，誤報(bào)率僅0.96%，有效提高了入侵檢測(cè)分類(lèi)性能。

發(fā)表于：11/3/2021 10:15:00 AM

自適應(yīng)定階的快速Burg算法設(shè)計(jì)與FPGA實(shí)現(xiàn)[其他][其他]

針對(duì)信號(hào)頻譜分析的實(shí)時(shí)性要求，設(shè)計(jì)了一種適用于短序列的自適應(yīng)定階的快速Burg算法硬件加速電路。以FPGA為平臺(tái)進(jìn)行實(shí)驗(yàn)，將快速Burg算法與最終預(yù)測(cè)誤差(Final Prediction Error，F(xiàn)PE)準(zhǔn)則結(jié)合可做到自回歸(Auto-Regressive，AR)參數(shù)自適應(yīng)定階。實(shí)現(xiàn)了靈活控制的并行二級(jí)流水線結(jié)構(gòu)和并行化計(jì)算單元，同時(shí)優(yōu)化了存儲(chǔ)單元，達(dá)到速度與面積的平衡。實(shí)驗(yàn)結(jié)果表明，該算法對(duì)短序列也能準(zhǔn)確地估計(jì)信號(hào)頻率，與Burg算法硬件實(shí)現(xiàn)方案的計(jì)算時(shí)間對(duì)比，該算法將運(yùn)算時(shí)間降低了75%，確實(shí)起到了加速作用，并且節(jié)省了內(nèi)存空間，符合設(shè)計(jì)要求。

發(fā)表于：11/3/2021 10:07:00 AM

基于超分辨率重建的智能顯示終端系統(tǒng)的設(shè)計(jì)[其他][其他]

智能顯示是將發(fā)送端(手機(jī)、電腦等智能顯示設(shè)備)屏幕畫(huà)面在其他智能顯示設(shè)備上投放顯示，是提升用戶(hù)視覺(jué)感受、信息實(shí)時(shí)共享的重要途徑。對(duì)于傳統(tǒng)智能顯示系統(tǒng)，受其傳輸、環(huán)境、硬件設(shè)備等影響，大多數(shù)圖像或視頻在數(shù)據(jù)傳輸過(guò)程中會(huì)丟失少部分高頻信息，除此之外還伴隨著設(shè)備復(fù)雜、功能單一等情況。提出一種以Wi-Fi作為連接技術(shù)，以超分辨率重建作為圖像、視頻再處理技術(shù)的智能顯示系統(tǒng)，該系統(tǒng)通過(guò)Wi-Fi連接個(gè)人電腦或手機(jī)，對(duì)待投圖像、視頻等文件進(jìn)行超分辨率重建后顯示共享，在智能共享同時(shí)用戶(hù)可以同步在顯示屏進(jìn)行標(biāo)注、繪圖等。測(cè)試結(jié)果表明，該設(shè)計(jì)具有投顯示畫(huà)面分辨度高、操作簡(jiǎn)便、靈活度高等特點(diǎn)。

發(fā)表于：11/3/2021 10:01:00 AM

基于Stacking模型融合的串聯(lián)故障電弧檢測(cè)[其他][其他]

針對(duì)低壓交流配電網(wǎng)中由于電弧燃燒程度不同、電流畸變程度不同而導(dǎo)致漏檢、錯(cuò)檢問(wèn)題，提出一種基于Stacking模型融合的時(shí)域故障電弧檢測(cè)方法。從回路電流中提取時(shí)域特征，將時(shí)域特征組成特征矩陣對(duì)機(jī)器學(xué)習(xí)算法決策樹(shù)和集成學(xué)習(xí)算法隨機(jī)森林等進(jìn)行參數(shù)尋優(yōu)。最后，將集成學(xué)習(xí)算法代替機(jī)器學(xué)習(xí)算法作為基學(xué)習(xí)器通過(guò)Stacking模型融合構(gòu)建低壓交流故障檢測(cè)模型。實(shí)驗(yàn)共采集6種電器的并聯(lián)電流共計(jì)96 970組，結(jié)果表明，相較于非集成算法和其他集成算法，所提方法具有更高的準(zhǔn)確率、精確度和F1指標(biāo)，其模型更為穩(wěn)健。

發(fā)表于：11/3/2021 9:56:00 AM

基于北斗短報(bào)文的農(nóng)業(yè)環(huán)境數(shù)據(jù)采集通信機(jī)制研究[通信與網(wǎng)絡(luò)][物聯(lián)網(wǎng)]

為實(shí)現(xiàn)偏遠(yuǎn)地區(qū)等通信盲區(qū)的農(nóng)業(yè)環(huán)境數(shù)據(jù)采集，提出一種基于北斗短報(bào)文通信、物聯(lián)網(wǎng)、云存儲(chǔ)等技術(shù)的農(nóng)業(yè)環(huán)境數(shù)據(jù)采集方式。針對(duì)北斗短報(bào)文通信容量有限的局限性，對(duì)農(nóng)業(yè)環(huán)境數(shù)據(jù)進(jìn)行編碼設(shè)計(jì)，提高數(shù)據(jù)傳輸效率；針對(duì)北斗短報(bào)文通信不可靠的不足，自定義系統(tǒng)通信協(xié)議，分別在發(fā)送端提出基于概率判斷的請(qǐng)求確認(rèn)機(jī)制和在接收端提出動(dòng)態(tài)累積確認(rèn)機(jī)制。通過(guò)仿真實(shí)驗(yàn)，驗(yàn)證了該通信機(jī)制可以有效保證數(shù)據(jù)的可靠傳輸。通過(guò)在湖北長(zhǎng)陽(yáng)縣實(shí)地試驗(yàn)，結(jié)果表明，在發(fā)送端通信成功率隨環(huán)境變化情況下，數(shù)據(jù)傳輸?shù)某晒β蔬_(dá)到99%以上，且系統(tǒng)運(yùn)行穩(wěn)定，能提供可靠的農(nóng)業(yè)環(huán)境數(shù)據(jù)采集服務(wù)。

發(fā)表于：11/3/2021 9:52:00 AM

DMSA在時(shí)序簽核中的應(yīng)用[其他][其他]

在芯片的設(shè)計(jì)過(guò)程中，靜態(tài)時(shí)序分析(Static Timing Analysis，STA)無(wú)疑是整個(gè)設(shè)計(jì)中最重要的一環(huán)。如今納米級(jí)工藝下的芯片設(shè)計(jì)往往屬于多工藝角多模式(MultiCorner-MultiMode，MCMM)物理設(shè)計(jì)，工藝角和工作模式的特定組合稱(chēng)之為場(chǎng)景，多場(chǎng)景的物理設(shè)計(jì)會(huì)給芯片帶來(lái)更加穩(wěn)定的性能，但也會(huì)使靜態(tài)時(shí)序分析變得更為復(fù)雜。介紹了分布式多場(chǎng)景時(shí)序分析(Distribute Multi_Scenario Analysis，DMSA)技術(shù)在多工藝角多模式物理設(shè)計(jì)中的應(yīng)用。經(jīng)過(guò)基于Smic 90 nm工藝的多場(chǎng)景數(shù)字芯片Cxdp13設(shè)計(jì)實(shí)踐分析表明，在一定硬件條件支撐下，分布式多場(chǎng)景時(shí)序分析技術(shù)在多工藝角多模式的物理設(shè)計(jì)中可以達(dá)到快速時(shí)序簽核的目的。

發(fā)表于：11/3/2021 9:46:00 AM

一種新型高精度電流檢測(cè)電路的設(shè)計(jì)[其他][其他]

針對(duì)待檢測(cè)的負(fù)載電阻在實(shí)際電路中存在偏差問(wèn)題，提出新型軌到軌電流檢測(cè)電路。利用對(duì)稱(chēng)的軌到軌跨導(dǎo)運(yùn)放電路，將輸入電壓轉(zhuǎn)化成電流，通過(guò)兩級(jí)運(yùn)放組成的負(fù)反饋電路，將電流輸出。該電流檢測(cè)電路增加了輸入電壓范圍，也沒(méi)有了傳統(tǒng)串聯(lián)電阻檢測(cè)結(jié)構(gòu)的采樣保持支路，并且對(duì)待檢測(cè)電阻進(jìn)行步進(jìn)設(shè)計(jì)來(lái)減小誤差，進(jìn)一步提高檢測(cè)電路的精度。該電路采用GLOBALFOUNDRIES 0.13 μm RF SOI-CMOS工藝實(shí)現(xiàn)，工作電壓為5 V，啟動(dòng)時(shí)間為27 ns，靜態(tài)功耗為1.17 mW，電流檢測(cè)電路檢測(cè)精度高達(dá)99.43%。

發(fā)表于：11/3/2021 9:42:00 AM

基于MIPI規(guī)范的從端D-PHY數(shù)字電路設(shè)計(jì)[其他][其他]

基于MIPI D-PHY v1.1規(guī)范，提出了一種從端D-PHY數(shù)字電路設(shè)計(jì)，該從端D-PHY采用4通道實(shí)現(xiàn)。高速模式下，單通道數(shù)據(jù)傳輸速率最高支持1.5 Gb/s；低功耗模式下，通道0數(shù)據(jù)傳輸速率最高支持10 Mb/s。高速模式下，串行數(shù)據(jù)流的解串由模擬電路實(shí)現(xiàn)，解串后數(shù)據(jù)的幀頭同步檢測(cè)由數(shù)字電路實(shí)現(xiàn)；D-PHY引導(dǎo)碼的檢測(cè)以及低功耗模式下數(shù)據(jù)傳輸為異步通信，提出了一種異步時(shí)鐘實(shí)現(xiàn)方式；采用SMIC 0.18 μm CMOS工藝庫(kù)進(jìn)行綜合，典型工藝角下，整體電路的面積為95 061 μm2；整體功耗為4.291 mW，其中低功耗模式下功耗為231.3 μW。

發(fā)表于：11/3/2021 9:36:00 AM

新型PD協(xié)議芯片BMC解碼電路的設(shè)計(jì)與驗(yàn)證[其他][其他]

提出了一種新型PD協(xié)議芯片BMC解碼電路。在傳統(tǒng)BMC解碼電路的基礎(chǔ)上，首先，將計(jì)數(shù)器從解碼模塊中分離出來(lái)并在解碼模塊內(nèi)新增狀態(tài)機(jī)，通過(guò)改變狀態(tài)機(jī)的跳轉(zhuǎn)條件實(shí)現(xiàn)了對(duì)單比特周期突變25%的BMC信號(hào)的解碼；然后，新增的FIR濾波器使得Threshold值隨Cnt值線性變化，實(shí)現(xiàn)了對(duì)周期多次連續(xù)變化的BMC信號(hào)成功解碼；最后，利用Synopsys公司的Verilog Compiled Simulator進(jìn)行仿真驗(yàn)證，證明了新方案可以對(duì)周期相差25%的相鄰兩位BMC信號(hào)解碼，可以對(duì)周期以6.25%增加的連續(xù)十位進(jìn)行解碼。

發(fā)表于：11/3/2021 9:25:00 AM

面向傳感網(wǎng)絡(luò)多源數(shù)據(jù)融合的SVM方法[其他][其他]

由于多源傳感數(shù)據(jù)及其噪聲構(gòu)成復(fù)雜的非線性可分空間，數(shù)據(jù)融合是目前在資源受限的傳感網(wǎng)絡(luò)中安全、準(zhǔn)確和高效地消除冗余數(shù)據(jù)的重要方法。結(jié)合SVM泛化能力強(qiáng)、凸優(yōu)化的特點(diǎn)，側(cè)重分析了非線性可分多源數(shù)據(jù)集轉(zhuǎn)化為高維線性可分空間的可行性方法。仿真實(shí)驗(yàn)結(jié)果表明，寬度參數(shù)范圍預(yù)估方法可以加速高斯核寬度參數(shù)的確定。針對(duì)多分類(lèi)情形，仿真實(shí)驗(yàn)結(jié)果表明，通過(guò)控制誤差積累，更能確保分類(lèi)的有效性。

發(fā)表于：11/3/2021 9:18:00 AM