av在线亚洲男人的天堂,在线观看激情无码成人AV,2021年最新无码国产在线视频

設(shè)計應(yīng)用

一種進位鏈TDC的實現(xiàn)及其抽頭方式研究

一種進位鏈TDC的實現(xiàn)及其抽頭方式研究[其他][其他]

采用Xilinx公司的Kintex-7內(nèi)部的進位鏈，實現(xiàn)了時間數(shù)字轉(zhuǎn)換器(Time to Digital Converter，TDC)。采用碼密度校準方法對TDC進行逐位校準，標定了TDC的碼寬。碼密度校準過程中發(fā)現(xiàn)，不同的進位鏈抽頭位置會導(dǎo)致TDC的碼寬不同、非線性不同，研究了2抽頭、4抽頭方式下的TDC的碼寬和非線性，在“0tap+3tap”的2抽頭方式下，TDC可以獲得較好的線性，時間分辨率為25 ps(對應(yīng)最低有效位(Least Significant Bit，LSB))，微分非線性范圍為-0.84~3.1 LSB，積分非線性范圍為-5.2~2.2 LSB。

發(fā)表于：2022/4/2 10:04:00

預(yù)調(diào)制多陪集采樣系統(tǒng)

預(yù)調(diào)制多陪集采樣系統(tǒng)[其他][其他]

目前，壓縮采樣系統(tǒng)主要有隨機解調(diào)器、調(diào)制寬帶轉(zhuǎn)換器和多陪集采樣3種，其中，多陪集采樣的系統(tǒng)框架簡單、重構(gòu)成功率高，但用硬件實現(xiàn)時面臨兩個難題，一是低速模數(shù)轉(zhuǎn)換器(ADC)的輸入模擬帶寬存在上限，二是難以實現(xiàn)各通道上的精準時延。借鑒調(diào)制寬帶轉(zhuǎn)換器在采樣前先對輸入信號進行預(yù)調(diào)制的思想，將預(yù)調(diào)制與多陪集采樣結(jié)合，提出了預(yù)調(diào)制多陪集采樣系統(tǒng)。采樣前，在采樣系統(tǒng)各通道上，由隨機序列發(fā)生器產(chǎn)生周期單脈沖序列，對輸入信號進行頻譜調(diào)制以降低采樣前信號的模擬帶寬；然后，調(diào)制信號由低速ADC進行采樣，且各通道上的低速ADC與隨機序列發(fā)生器列共用同一個控制時鐘；最后，采用多信號分類算法(MUSIC)算法近乎無失真地重構(gòu)出輸入信號。仿真實驗結(jié)果表明，當以15%的奈奎斯特采樣速率對輸入信號進行壓縮采樣時，重構(gòu)信號的均方誤差僅為10-5量級。這驗證了該采樣系統(tǒng)的可行性，有效解決了多陪集采樣系統(tǒng)的兩個難題。

發(fā)表于：2022/4/2 9:59:00

熱場發(fā)射電子槍在電子束光刻機中的應(yīng)用研究

熱場發(fā)射電子槍在電子束光刻機中的應(yīng)用研究[其他][其他]

介紹了電子槍的分類與特點，重點介紹了熱場發(fā)射電子槍的原理、結(jié)構(gòu)、特點及在電子束光刻機中的應(yīng)用。闡述了電子束光刻機束流與電子槍提取極電流之間關(guān)系，并分析了熱場發(fā)射電子槍各個參數(shù)對提取極電流的影響。研究了熱場發(fā)射電子槍的調(diào)校對電子束光刻工藝的影響，并通過實驗得出束斑與束流的關(guān)系。最后通過調(diào)整電子槍參數(shù)，制備了不同的光刻圖形，滿足了不同的光刻工藝要求，驗證了分析的結(jié)論。

發(fā)表于：2022/4/2 9:54:00

基于FPGA的大功率壓電陶瓷數(shù)字驅(qū)動電源設(shè)計

基于FPGA的大功率壓電陶瓷數(shù)字驅(qū)動電源設(shè)計[其他][其他]

目前疊堆型壓電陶瓷最高能夠產(chǎn)生70 kN的推力，且具有納米級的精密定位。為提高壓電陶瓷驅(qū)動電源的輸出性能和精確度，提出了一種基于FPGA的大功率高精度壓電陶瓷數(shù)字驅(qū)動電源的設(shè)計，具有100倍固定輸出增益。該驅(qū)動電源以FPGA作為控制核心，采用半橋逆變的電路拓撲，同時引入閉環(huán)控制調(diào)節(jié)輸出電壓。在等效電容為5 μF的壓電陶瓷負載下，該驅(qū)動電源的輸入帶寬為10 Hz~800 Hz，輸出功率可達1 kW，電壓紋波小于30 mV，輸出精度高達99.3%。實驗結(jié)果表明，該驅(qū)動電源可應(yīng)用于振動臺、六足控制平臺等疊堆型壓電陶瓷應(yīng)用領(lǐng)域中，具有良好的驅(qū)動性能。

發(fā)表于：2022/4/2 9:49:00

面向水下目標的雙目視覺測距方法

面向水下目標的雙目視覺測距方法[其他][其他]

針對水下機器人對于探測海洋具有的高靈敏度、低成本、易攜帶特點的要求，設(shè)計和實現(xiàn)面向水下目標的雙目視覺測距檢測方法。采用張正友標定算法，通過使用9×9棋盤獲取水下雙目相機的內(nèi)外矩陣模型的參數(shù)，采用SGBM(Semi-Global Block Matching)立體匹配算法，增強了圖像的對比度，削弱了圖像色斑的影響，保證了算法的魯棒性，提升了匹配搜索速度。將視差圖通過矩陣運算轉(zhuǎn)化成深度圖，并將其映射成可視化點云，構(gòu)建目標物體的三維立體信息。

發(fā)表于：2022/4/2 9:44:00

基于混合聚類與融合用戶興趣的協(xié)同過濾推薦算法

基于混合聚類與融合用戶興趣的協(xié)同過濾推薦算法[其他][其他]

推薦效率低、推薦質(zhì)量有待提高等問題普遍存在于傳統(tǒng)協(xié)同過濾推薦算法中，為了改善并解決這些問題，在協(xié)同過濾推薦算法中將混合聚類與用戶興趣偏好融合，經(jīng)過驗證推薦質(zhì)量有顯著提升。首先根據(jù)用戶的個人相關(guān)信息構(gòu)建Canopy+bi-Kmeans的一種多重混合聚類模型，采用提出的混合聚類模型把所有用戶劃分成多個聚類簇，將每個用戶的興趣偏好融合到生成的聚類簇中，形成新的相似度計算模型；其次利用基于TF-IDF算法的權(quán)重歸類方法計算用戶對標簽的權(quán)重，并使融入時間系數(shù)的指數(shù)衰減函數(shù)捕捉用戶興趣偏好隨時間的變化；最后使用加權(quán)融合將用戶偏好和混合聚類模型相結(jié)合，匹配到更相似的鄰居用戶，計算出項目評分并進行推薦。利用公開數(shù)據(jù)集對比實驗證明，提出的方法能夠提高推薦質(zhì)量和推薦可靠性。

發(fā)表于：2022/4/2 9:38:00

WiFi-TSN低時延轉(zhuǎn)換架構(gòu)

WiFi-TSN低時延轉(zhuǎn)換架構(gòu)[其他][其他]

無線網(wǎng)絡(luò)與TSN(Time Sensitive Networking)的融合是目前工業(yè)界的關(guān)注點之一。傳統(tǒng)的基于應(yīng)用層軟件的網(wǎng)關(guān)存在CPU利用率高、處理延遲長、性能差等缺點。因此提出了一種WiFi-TSN低時延轉(zhuǎn)換架構(gòu)，來實現(xiàn)WiFi網(wǎng)絡(luò)與TSN網(wǎng)絡(luò)的集成。該架構(gòu)采用Verilog語言實現(xiàn)，通過硬件來保證通信信道之間可預(yù)測的延遲，能夠在極短的時間內(nèi)完成協(xié)議轉(zhuǎn)換和協(xié)議數(shù)據(jù)的轉(zhuǎn)發(fā)。采用Vivado EDA工具來完成電路的設(shè)計，并進行足量的仿真測試來評估電路的端到端延遲性能。

發(fā)表于：2022/4/2 9:33:00

基于IEC 1158標準的現(xiàn)場總線芯片設(shè)計

基于IEC 1158標準的現(xiàn)場總線芯片設(shè)計[其他][其他]

介紹了一種符合IEC 1158標準物理層現(xiàn)場總線芯片架構(gòu)及其設(shè)計實現(xiàn)。芯片設(shè)計有曼徹斯特(Manchester)編解碼電路、循環(huán)冗余校驗(Cyclic Redundancy Check，CRC)電路、載波偵測電路、極性糾正電路等功能電路。內(nèi)置高級可擴展接口(Advanced eXtensible Interface，AXI)電路作為與外置處理器的數(shù)據(jù)傳輸總線。完成了此芯片的全部RTL代碼編寫工作，進行了全面的時序仿真。并以ZYNQ-7015為硬件平臺，進行了芯片功能測試，測試結(jié)果表明所設(shè)計的芯片達到了設(shè)計要求。

發(fā)表于：2022/4/2 9:29:00

現(xiàn)場總線協(xié)議轉(zhuǎn)換硬件架構(gòu)設(shè)計

現(xiàn)場總線協(xié)議轉(zhuǎn)換硬件架構(gòu)設(shè)計[其他][其他]

針對目前多種現(xiàn)場總線協(xié)議共存的現(xiàn)象，在分析了CAN總線協(xié)議、MODBUS總線協(xié)議和HART總線協(xié)議的基礎(chǔ)上，提出了三種總線協(xié)議轉(zhuǎn)換的原理，包括總線地址轉(zhuǎn)換原理、總線協(xié)議幀轉(zhuǎn)換原理以及總線錯誤通知轉(zhuǎn)換等，并在此協(xié)議轉(zhuǎn)換原理的基礎(chǔ)上，提出了現(xiàn)場總線協(xié)議轉(zhuǎn)換硬件架構(gòu)，以提升協(xié)議轉(zhuǎn)換的實時性。

發(fā)表于：2022/4/2 9:24:00

HART調(diào)制解調(diào)芯片高速通信接口設(shè)計

HART調(diào)制解調(diào)芯片高速通信接口設(shè)計[其他][其他]

為適應(yīng)當下工廠設(shè)備間，針對設(shè)備量以及傳輸數(shù)據(jù)量龐大問題，設(shè)計了一種新型的HART調(diào)制解調(diào)芯接口，通過AXI4總線接口代替?zhèn)鹘y(tǒng)的UART接口，加速HART調(diào)制解調(diào)芯片與CPU之間的通信速度。相比于URAT傳統(tǒng)接口按位傳輸，AXI4總線接口可并行傳輸32位8個字節(jié)，數(shù)據(jù)傳輸速度可達到納秒級別。通過AXI4總線模塊與CPU的互聯(lián)，實現(xiàn)結(jié)構(gòu)功能配置與數(shù)據(jù)的交互。HART調(diào)制解調(diào)芯片高速通信接口設(shè)計基于FPGA平臺進行原型驗證，結(jié)果表明，該架構(gòu)能有效識別HART通信協(xié)議，CPU與HART芯片數(shù)據(jù)交互達到納秒級別，調(diào)制解調(diào)正確率高達100%，滿足HART通信協(xié)議要求。

發(fā)表于：2022/4/2 9:20:00