123,123,123

星载双频双端口天线设计[模拟设计][航空航天]

针对星载收发机的使用需求，设计了一种双频段、双端口、双天线共口径的微带天线。通过辐射贴片加载短路过孔技术，配合外部方形圆孔贴片和内部圆形贴片切角技术，使双天线均工作在主模。双天线共口径工作，分别辐射左旋圆极化和右旋圆极化波，有效降低星载双天线布局复杂度。仿真结果表明：天线在中心频点1.615 GHz处回波损耗为-13 dB，10 dB带宽为50 MHz，增益为6 dB，半功率波束宽度为90°，±60°波束内轴比小于3 dB；天线在中心频点2.491 GHz处回波损耗为-18 dB，10 dB带宽为40 MHz，增益为6 dB,半功率波束宽度为90°，±60°波束内轴比小于3 dB；双端口隔离度优于32 dB。经加工，实测结果与仿真结果一致，该天线对星载双频段、双端口共口径天线设计具有一定指导意义。

發(fā)表于：2022/8/9 下午1:32:00

基于虚拟仪器的显示器音频自动测试系统设计[测试测量][其他]

针对传统显示器音频测试过程中需通过繁琐人工操作导致耗时冗长的问题，结合显示器音频测试基本原理提出了一种基于虚拟仪器技术的显示器音频自动测试系统方案。该方案设计了计算机与待测显示器的通信电路，并通过LabVIEW与VC++的混合编程实现远程通信；接着，通过虚拟仪器的相关工具实现对测量仪器的控制；最后，结合音频测试步骤设计系统测试流程，实现全测试项目自动执行。经过实验验证表明，相较于人工操作，相同精度情况下，该系统自动化程度较高，测试平均时长缩短了84.25%，为显示设备音频自动测试提供了一种切实可行的参考方案。

發(fā)表于：2022/8/9 下午1:28:00

旋转环境下的无线时钟抖动估计与修正方法[其他][其他]

直升机旋翼表面非定常载荷测量试验中，导电滑环的性能优劣和现场环境的电磁辐射对外部时钟信号的质量影响较大，受影响的外部时钟信号会导致错误的采集动作，从而无法准确地获取特定方位角处的载荷数据。为提高外部时钟信号的品质，提出一种用于旋转环境下的数据采集系统的无线时钟抖动估计及修正方法，即外部时钟信号经无线收发模块传输，采用两组相位差90°的三角波进行等幅度斜边估计时钟抖动量，并且使用拉格朗日插值算法修正传感器的采样值。仿真与风洞表明，该方法能有效地减小外部时钟抖动造成的采集误差，对准确测量旋转环境下旋翼表面的载荷信号具有显著效果。

發(fā)表于：2022/8/9 下午1:23:00

基于时频色谱图的串联故障电弧识别[其他][其他]

由于电力线老化损坏以及连接处松动会产生故障电弧，可能会意外引起严重的电气火灾。不同类型的负载所引起的故障电弧存在差异，导致住宅区故障电弧识别变得困难。提出了一种基于时频图和深度卷积神经网络的串联故障电弧识别的方法。通过故障电弧实验采集了负载正常工作和故障电弧的电流数据。单个负载半周期电流数据将通过连续小波变换转换为三维特征图像，然后将这些图像输入到改进的深度卷积神经网络中进行训练、测试。实验结果表明，单个负载正常和电弧状态识别的精度在99.31%，对多个负载工作状态的识别准确率平均可以达到99.2%。

發(fā)表于：2022/8/9 下午1:19:00

从RTL到GDS的功耗优化全流程[人工智能][工业自动化]

功耗作为大型SoC芯片的性能功耗面积(PPA)三要素之一，已经变得越来越重要。尤其是当主流设计平台已经发展到了7 nm以下。AI芯片一般会有多个核心并行执行高性能计算任务。这种行为会产生巨大的功耗。因此在AI芯片的设计过程中，功耗优化变得尤为重要。利用一个典型的功耗用例波形或者一组波形，可以从RTL进来开始功耗优化。基本的方式是借助Joules-replay实现基于RTL波形产生相对应的网表波形。在Genus的syn-gen、syn-map、syn-opt三个综合阶段，都可以加入Joules-replay，并且产生和综合网表相对应的波形，用于Innovus PR阶段进一步地进行功耗优化。在Innovus中实现Place和Routing也分为3个阶段：place_opt、cts_opt和route_opt。同样每一步都可以引入Joules-replay来生成功耗优化所需的网表波形。最终在Tempus timing signoff的环境中，再次引入波形进行功耗优化。基于上面的一系列各个节点的精确功耗优化该设计可以获得10%以上的功耗节省。此时再结合multi-bit技术，最终可以获得21%的功耗节省。

發(fā)表于：2022/8/9 下午1:14:00

基于Liberate+Tempus的先进老化时序分析方案[电子元件][其他]

在先进工艺节点(7 nm，5 nm及以下)下，电路老化已经成为制约芯片性能和可靠性的“卡脖子”难题。老化效应将导致器件延时增大，进而产生时序违例的风险。数字电路设计工程师需要在时序分析中预判老化后的时序情况，并针对性地设置时序裕量，才能确保芯片在服役期限中可靠地运行。鉴于此，导入基于Liberate+Tempus的考虑老化效应的静态时序分析(aging-aware STA)方案。评估结果显示，该方案能在兼顾效率、准确性、多样场景老化时序分析的同时实现时序裕量释放，为达成具备更高可靠性和更佳性能的先进芯片设计提供有力依据。

發(fā)表于：2022/8/9 下午1:10:00

基于HITOC DK与3DIC Integrity的3DIC芯片物理设计[其他][其他]

使用了Cadence 3DIC Integrity工具，并结合芯盟特有的HITOC(Heterogeneous Integration Technology On Chip) Design Kit，进行了3DIC(3D异构集成)逻辑堆叠逻辑类型芯片的后端实现。项目中对于Cadence 3DIC Integrity工具中的proto seeds(即最小分布单元)进行了拆分、分布、定义等方面的研究优化；并且对于顶层电源规划与Hybrid Bonding bump间的布线排列进行了算法优化，在不影响电源网络强壮性的情况下尽可能多地获得Hybrid Bonding bump数量，从而增加了top die与bottom die间的端口数。最终结果显示，在与传统2D芯片实现的PPA(性能、功耗、面积)对比中，本实验获得了频率提升12%、面积减少11.2%、功耗减少2.5%的收益。

發(fā)表于：2022/8/9 下午1:05:00

基于老化特征化提取进行时序分析的解决方案[其他][其他]

基于Cadence的Liberate + Tempus解决方案，采用一种先进的标准单元老化特征化的方法，同时考虑了偏置温度不稳定性(Bias Temperatrure Instability，BTI)和热载流子注入(Hot Carrier Injection，HCI)老化效应，得到标准单元老化时序库，用于Tempus进行考虑老化的静态时序分析(Aging-aware Static Timing Analysis，Aging-aware STA)。产生一套先进的标准单元老化时序库，能够针对不同标准单元不同传输路径，表征一定范围的老化应力条件的时序特征，改善了传统添加全局时序减免值导致电路PPA(Performance/Power/Area)难以收敛的问题，同时只需要调用一套标准单元库也使STA更加简洁易操作。

發(fā)表于：2022/8/9 下午12:59:00

基于Cadence 3D-IC平台的2.5D封装Interposer设计[其他][其他]

2.5D先进封装区别于普通2D封装，主要在于多了一层Silicon Interposer(硅中介层)，它采用硅工艺，设计方法相比普通2D封装更为复杂。而高带宽存储(High Bandwidth Memory，HBM)接口的互连又是Interposer设计中的主要挑战，需要综合考虑性能、可实现性等多种因素。介绍了基于Cadence 3D-IC平台的Interposer设计方法，并结合HBM接口的自动布线脚本可以快速实现Interposer设计；同时通过仿真分析确定了基于格芯65 nm三层金属硅工艺的HBM2e 3.2 Gb/s互连设计规则，权衡了性能和可实现性，又兼具成本优势。

發(fā)表于：2022/8/9 上午11:50:00

一种加速大规模模拟和射频IC后仿真的验证流程[微波|射频][工业自动化]

近年来，模拟射频IC的功能越来越多, 导致片上集成的功能模块快速增加。且进入到先进工艺节点后, 单一模块的后仿真网表规模急剧增加。对后仿真速度以及debug效率提出了极高的要求，除了使用更为先进的FULL-SPICE 仿真器(比如Cadence Spectre X等)提升仿真速度之外, 对后仿真输入文件格式的选择与优化同样是一种有效提升整体后仿真效率的方法。主要讨论Cadence Quantus最新的SmartView输出格式以及与ADE Assembler和Spectre X联合加速后仿真验证的一种新流程，并给出了与传统流程的对比结果。

發(fā)表于：2022/8/9 上午11:45:00