文獻標識碼: A
DOI:10.16157/j.issn.0258-7998.211960
中文引用格式: 劉濤,宗艷艷,王乾輝,等. 基于PCIe Gen5的低成本Coupon設計[J].電子技術應用,2022,48(6):116-120.
英文引用格式: Liu Tao,Zong Yanyan,Wang Qianhui,et al. Low-cost Coupon design based on PCIe Gen5 signal[J]. Application of Electronic Technique,2022,48(6):116-120.
0 引言
互聯(lián)網(wǎng)技術飛速發(fā)展,萬物高速互連早已成為不可逆轉(zhuǎn)的發(fā)展趨勢,為了滿足日益增長的數(shù)據(jù)存儲、傳輸與交換需求,信號速率也正在以前所未有的速度進行升級換代,以服務器系統(tǒng)中代表性的PCIe總線為例,信號經(jīng)歷了從第一代產(chǎn)品的2.5 Gb/s速率,到如今主推的第五代32 Gb/s速率,乃至即將發(fā)行的第六代64 Gb/s速率的飛速革新[1]。盡管速率提升可以有力推動數(shù)字技術發(fā)展,卻也帶來了一系列的困難和挑戰(zhàn),對于SI工程師來說,如何在高度集成的復雜電子系統(tǒng)中保證高速信號質(zhì)量,完成信號完整性設計,成為了越來越突出的重難點問題。
所謂信號完整性設計,就是要對引起高速信號失真的各種因素進行優(yōu)化,盡量減少信號失真,保證其能準確傳遞信息。引起信號失真的因素主要包括信號網(wǎng)絡之間產(chǎn)生的串擾問題,以及信號自身傳輸媒介引起的反射和損耗問題[2]。因為傳輸路徑存在等效串聯(lián)和并聯(lián)電阻,信號在此媒介中傳輸時必然會有一定的能量損耗,通常高頻分量損耗比低頻分量大,導致了信號上升邊退化現(xiàn)象,引起符號間干擾(ISI)和眼圖塌陷等一系列問題[3]。新一代服務器產(chǎn)品中,PCIe Gen5信號速率高達32 Gb/s,損耗引起的上升邊退化問題尤為嚴重,必須進行優(yōu)化設計。
本文詳細內(nèi)容請下載:http://ihrv.cn/resource/share/2000004433。
作者信息:
劉 濤,宗艷艷,王乾輝,秦玉倩,田民政,余華國
(浪潮電子信息產(chǎn)業(yè)股份有限公司,山東 濟南250101)