頭條 基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn) 為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。 最新資訊 一種基于FPGA實(shí)現(xiàn)的全數(shù)字鎖相環(huán) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),EDA及可編程 發(fā)表于：9/22/2008 基于VXI總線的時(shí)鐘源模塊的研究與設(shè)計(jì) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),EDA及可編程,儀器儀表 發(fā)表于：9/22/2008 視頻監(jiān)控系統(tǒng)中多畫面處理器的設(shè)計(jì) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),MCU/DSP,EDA及可編程,多媒體 發(fā)表于：9/22/2008 高速Viterbi譯碼器的優(yōu)化和實(shí)現(xiàn) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：9/22/2008 基于GPS的時(shí)標(biāo)系統(tǒng)實(shí)現(xiàn)方法探究 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程,數(shù)據(jù)采集 發(fā)表于：9/19/2008 內(nèi)嵌ARM核的FPGA芯片EPXA10及其在圖像驅(qū)動(dòng)和處理方面的應(yīng)用 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),MCU/DSP,EDA及可編程,多媒體 發(fā)表于：9/19/2008 ACHRONIX 半導(dǎo)體公司攻克技術(shù)難關(guān)，實(shí)現(xiàn)突破性 FPGA 性能 日前，Achronix 半導(dǎo)體公司宣布全球速度最快的 FPGA 現(xiàn)已開始供貨，從而充分展現(xiàn)了現(xiàn)場可編程門陣列 (FPGA) 設(shè)計(jì)領(lǐng)域 30 年來的重大突破，并從根本上解決了為實(shí)現(xiàn)高靈活性與加速產(chǎn)品上市進(jìn)程而不得不犧牲性能的重要技術(shù)難題。Speedster 系列的首款產(chǎn)品為 SPD60，該產(chǎn)品系列的速度可達(dá) 1.5 GHz，性能比現(xiàn)有 FPGA 提高了 3 倍。 發(fā)表于：9/19/2008 基于Verilog HDL設(shè)計(jì)的自動(dòng)數(shù)據(jù)采集系統(tǒng) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),MCU/DSP,EDA及可編程,數(shù)據(jù)采集 發(fā)表于：9/17/2008 亞銳電子多功能計(jì)時(shí)計(jì)數(shù)器 新器件,站點(diǎn)首頁,芯片,EDA及可編程 發(fā)表于：9/12/2008 美國國家半導(dǎo)體推出業(yè)界首套組件齊備的3G-SDI開發(fā)套件 新器件,站點(diǎn)首頁,芯片,EDA及可編程 發(fā)表于：9/12/2008 ?…560561562563564565566567568569…?
