頭條 基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn) 為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。 最新資訊 iSuppli樂(lè)觀估計(jì)半導(dǎo)體市場(chǎng)09年Q2反彈 廠商新聞,站點(diǎn)首頁(yè),資訊,EDA及可編程 發(fā)表于：10/13/2008 10月全球半導(dǎo)體市場(chǎng)大會(huì)專家探討節(jié)能話題 廠商新聞,站點(diǎn)首頁(yè),資訊,EDA及可編程 發(fā)表于：10/13/2008 復(fù)雜數(shù)字視頻信號(hào)處理器IP核設(shè)計(jì) 針對(duì)復(fù)雜數(shù)字視頻處理電路的數(shù)據(jù)處理量大、處理過(guò)程復(fù)雜、系統(tǒng)工作頻率高、涉及到復(fù)雜嚴(yán)格的時(shí)序邏輯關(guān)系的特點(diǎn)，按照?qǐng)鲂蛑撇噬獸SC原理和VESA標(biāo)準(zhǔn)，采用現(xiàn)代EDA技術(shù)，設(shè)計(jì)了一個(gè)適于FPGA實(shí)現(xiàn)的、應(yīng)用于MD800G6驅(qū)動(dòng)控制器中的復(fù)雜數(shù)字視頻信號(hào)處理器IP核，給出了各個(gè)部分的設(shè)計(jì)。仿真結(jié)果表明了設(shè)計(jì)的可行性。該設(shè)計(jì)具有可靠性高、升級(jí)容易等特點(diǎn)。 發(fā)表于：10/10/2008 基于TMS320C6202的裝甲戰(zhàn)車智能圖像跟蹤系統(tǒng)硬件平臺(tái)設(shè)計(jì) 芯片及解決方案,站點(diǎn)首頁(yè),芯片,MCU/DSP,嵌入式系統(tǒng),EDA及可編程,多媒體 發(fā)表于：10/10/2008 智能延遲觸發(fā)產(chǎn)生器的設(shè)計(jì) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),EDA及可編程 發(fā)表于：10/8/2008 Cadence CPF支持Tensilica多媒體IP 廠商新聞,站點(diǎn)首頁(yè),資訊,EDA及可編程,多媒體 發(fā)表于：10/7/2008 Xilinx 助力西安交大蟬聯(lián)亞太區(qū)大學(xué)生機(jī)器人大賽冠軍 廠商新聞,站點(diǎn)首頁(yè),資訊,EDA及可編程 發(fā)表于：10/7/2008 利用DSP和CPLD增加數(shù)據(jù)采集的可擴(kuò)展性 芯片及解決方案,站點(diǎn)首頁(yè),芯片,MCU/DSP,EDA及可編程,數(shù)據(jù)采集 發(fā)表于：10/7/2008 Altium Designer升級(jí)支持LatticeXP2與Altera Stratix III處理器 新器件,站點(diǎn)首頁(yè),芯片,MCU/DSP,嵌入式系統(tǒng),EDA及可編程 發(fā)表于：10/7/2008 Altium 為新一代電子產(chǎn)品設(shè)計(jì)開辟更廣闊的天地 新器件,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：10/6/2008 ?…557558559560561562563564565566…?
