頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。 最新資訊 一種基于軟件無線電的通用調(diào)制器的設(shè)計和實(shí)現(xiàn) 設(shè)計應(yīng)用,站點(diǎn)首頁,技術(shù),MCU/DSP,模擬技術(shù),EDA及可編程 發(fā)表于：9/24/2008 Xilinx推出全球首個用于構(gòu)建 40Gb 和 100Gb 電信設(shè)備的單片 FPGA 解決方案——Virtex-5 TXT 平臺 新器件,站點(diǎn)首頁,芯片,網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：9/24/2008 派睿電子攜手Altera，助力中國電子設(shè)計工程師提升FPGA設(shè)計能力 廠商新聞,站點(diǎn)首頁,資訊,EDA及可編程 發(fā)表于：9/24/2008 基于新型FPGA實(shí)現(xiàn)高速數(shù)字下變頻 設(shè)計應(yīng)用,站點(diǎn)首頁,技術(shù),MCU/DSP,網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：9/24/2008 Altera提供10-GbE參考設(shè)計 器件全面支持XAUI協(xié)議 芯片及解決方案,站點(diǎn)首頁,芯片,EDA及可編程 發(fā)表于：9/24/2008 Cadence與SMIC合作提供基于Virtuoso IC 6.1的混合信號參考流程與工藝設(shè)計工具包 新器件,站點(diǎn)首頁,芯片,EDA及可編程 發(fā)表于：9/23/2008 高速圖像小波分解算法與FPGA實(shí)現(xiàn) 設(shè)計應(yīng)用,站點(diǎn)首頁,技術(shù),EDA及可編程,多媒體 發(fā)表于：9/23/2008 一種高速并行FFT處理器的VLSI結(jié)構(gòu)設(shè)計 設(shè)計應(yīng)用,站點(diǎn)首頁,技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：9/23/2008 基于CYGNAL單片機(jī)和FPGA的舞臺吊桿控制器的設(shè)計 芯片及解決方案,站點(diǎn)首頁,芯片,MCU/DSP,EDA及可編程 發(fā)表于：9/23/2008 以Flash為基礎(chǔ)的FPGA（Actel） 新器件,站點(diǎn)首頁,芯片,MCU/DSP,EDA及可編程 發(fā)表于：9/23/2008 ?…558559560561562563564565566567…?
