頭條 開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化 隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場(chǎng)對(duì)具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。 然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對(duì)軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對(duì)性地應(yīng)用高性能軟硬件的解決方案。 最新資訊 Cadence與SMIC合作提供基于Virtuoso IC 6.1的混合信號(hào)參考流程與工藝設(shè)計(jì)工具包 新器件,站點(diǎn)首頁,芯片,EDA及可編程 發(fā)表于：9/23/2008 高速圖像小波分解算法與FPGA實(shí)現(xiàn) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),EDA及可編程,多媒體 發(fā)表于：9/23/2008 一種高速并行FFT處理器的VLSI結(jié)構(gòu)設(shè)計(jì) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：9/23/2008 基于CYGNAL單片機(jī)和FPGA的舞臺(tái)吊桿控制器的設(shè)計(jì) 芯片及解決方案,站點(diǎn)首頁,芯片,MCU/DSP,EDA及可編程 發(fā)表于：9/23/2008 以Flash為基礎(chǔ)的FPGA（Actel） 新器件,站點(diǎn)首頁,芯片,MCU/DSP,EDA及可編程 發(fā)表于：9/23/2008 一種基于FPGA實(shí)現(xiàn)的全數(shù)字鎖相環(huán) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),EDA及可編程 發(fā)表于：9/22/2008 基于VXI總線的時(shí)鐘源模塊的研究與設(shè)計(jì) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),EDA及可編程,儀器儀表 發(fā)表于：9/22/2008 視頻監(jiān)控系統(tǒng)中多畫面處理器的設(shè)計(jì) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),MCU/DSP,EDA及可編程,多媒體 發(fā)表于：9/22/2008 高速Viterbi譯碼器的優(yōu)化和實(shí)現(xiàn) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：9/22/2008 基于GPS的時(shí)標(biāo)系統(tǒng)實(shí)現(xiàn)方法探究 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程,數(shù)據(jù)采集 發(fā)表于：9/19/2008 ?…558559560561562563564565566567…?
