頭條 基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn) 為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。 最新資訊 基于FPGA的毫米波多目標(biāo)信號形成技術(shù)的研究 設(shè)計應(yīng)用,站點首頁,技術(shù),EDA及可編程,儀器儀表 發(fā)表于：9/10/2008 基于GAL器件的步進(jìn)電機(jī)控制器的研究與設(shè)計 設(shè)計應(yīng)用,站點首頁,技術(shù),EDA及可編程 發(fā)表于：9/9/2008 FPGA設(shè)計中關(guān)鍵問題的研究 設(shè)計應(yīng)用,站點首頁,技術(shù),EDA及可編程 發(fā)表于：9/9/2008 基于802.11b無線網(wǎng)卡和EPXA1開發(fā)板的無線MAC開發(fā)平臺 設(shè)計應(yīng)用,站點首頁,技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：9/9/2008 基于Verilog HDL的CMOS圖像敏感器驅(qū)動電路設(shè)計 介紹一種用于衛(wèi)星姿態(tài)測量的CMOS圖像敏感器——STAR250的時序驅(qū)動信號,并使用Verilog HDL語言設(shè)計驅(qū)動時序電路。經(jīng)布線、仿真、測試后驗證了驅(qū)動信號的正確性。 發(fā)表于：9/8/2008 一種高速漢明距發(fā)生器的實現(xiàn)與應(yīng)用 芯片及解決方案,站點首頁,芯片,EDA及可編程 發(fā)表于：9/8/2008 基于FPGA的多通道高速實時信號處理系統(tǒng)設(shè)計 在高速實時信號處理系統(tǒng)中常采用FPGA+DSP的架構(gòu)，根據(jù)各自的優(yōu)點，F(xiàn)PGA主要做前端信號處理和系統(tǒng)控制。本文結(jié)合具體工程項目，分析設(shè)計如何將中頻正交采樣（DDC）在FPGA中實現(xiàn) ，F(xiàn)PGA如何與TS201實現(xiàn)高速鏈路口通信，以及多路信號并行實時處理在FPGA中的實現(xiàn)。 發(fā)表于：9/8/2008 輔助GPS接收機(jī)設(shè)計的系統(tǒng)級平臺 提出GPS接收機(jī)集成設(shè)計與仿真平臺的研制思想,進(jìn)行GPS系統(tǒng)的建模、仿真和接收機(jī)設(shè)計驗證的技術(shù)手段、開發(fā)模式及仿真設(shè)計流程,建立以數(shù)字中頻信號為參考點的信號模型,并給出整體設(shè)計方案。 發(fā)表于：9/8/2008 基于最大類間方差法的圖像分割系統(tǒng)的設(shè)計與實現(xiàn) 在現(xiàn)代戰(zhàn)爭中，快速而有效的對攻擊目標(biāo)進(jìn)行識別和跟蹤對獲取戰(zhàn)爭主動權(quán)起著很重要的作用，而要達(dá)到這個目的，就需要從目標(biāo)圖像中準(zhǔn)確的分割出目標(biāo)。在圖像分割中，閾值的選取至關(guān)重要。最大類間方差法是一種常用而有效的圖像分割算法，并已在許多實時場合中采用。為滿足高速場合的要求，本文采用Altera公司的Cyclone II 系列的FPGA實現(xiàn)類間方差的計算。實驗結(jié)果表明，本設(shè)計能夠?qū)崟r穩(wěn)定的對目標(biāo)分割提取，分割效果良好。 發(fā)表于：9/8/2008 基于CPLD的線陣CCD數(shù)據(jù)采集系統(tǒng)的開發(fā) 設(shè)計應(yīng)用,站點首頁,技術(shù),EDA及可編程,數(shù)據(jù)采集,機(jī)器視覺 發(fā)表于：9/5/2008 ?…562563564565566567568569570571…?
