頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。 最新資訊 一種基于FPGA實(shí)現(xiàn)的全數(shù)字鎖相環(huán) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),EDA及可編程 發(fā)表于：9/22/2008 基于VXI總線的時鐘源模塊的研究與設(shè)計(jì) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),EDA及可編程,儀器儀表 發(fā)表于：9/22/2008 視頻監(jiān)控系統(tǒng)中多畫面處理器的設(shè)計(jì) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),MCU/DSP,EDA及可編程,多媒體 發(fā)表于：9/22/2008 高速Viterbi譯碼器的優(yōu)化和實(shí)現(xiàn) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：9/22/2008 基于GPS的時標(biāo)系統(tǒng)實(shí)現(xiàn)方法探究 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程,數(shù)據(jù)采集 發(fā)表于：9/19/2008 內(nèi)嵌ARM核的FPGA芯片EPXA10及其在圖像驅(qū)動和處理方面的應(yīng)用 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),MCU/DSP,EDA及可編程,多媒體 發(fā)表于：9/19/2008 ACHRONIX 半導(dǎo)體公司攻克技術(shù)難關(guān)，實(shí)現(xiàn)突破性 FPGA 性能 日前，Achronix 半導(dǎo)體公司宣布全球速度最快的 FPGA 現(xiàn)已開始供貨，從而充分展現(xiàn)了現(xiàn)場可編程門陣列 (FPGA) 設(shè)計(jì)領(lǐng)域 30 年來的重大突破，并從根本上解決了為實(shí)現(xiàn)高靈活性與加速產(chǎn)品上市進(jìn)程而不得不犧牲性能的重要技術(shù)難題。Speedster 系列的首款產(chǎn)品為 SPD60，該產(chǎn)品系列的速度可達(dá) 1.5 GHz，性能比現(xiàn)有 FPGA 提高了 3 倍。 發(fā)表于：9/19/2008 基于Verilog HDL設(shè)計(jì)的自動數(shù)據(jù)采集系統(tǒng) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),MCU/DSP,EDA及可編程,數(shù)據(jù)采集 發(fā)表于：9/17/2008 亞銳電子多功能計(jì)時計(jì)數(shù)器 新器件,站點(diǎn)首頁,芯片,EDA及可編程 發(fā)表于：9/12/2008 美國國家半導(dǎo)體推出業(yè)界首套組件齊備的3G-SDI開發(fā)套件 新器件,站點(diǎn)首頁,芯片,EDA及可編程 發(fā)表于：9/12/2008 ?…559560561562563564565566567568…?
