頭條 基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn) 為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。 最新資訊 一種基于軟件無(wú)線電的通用調(diào)制器的設(shè)計(jì)和實(shí)現(xiàn) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),MCU/DSP,模擬技術(shù),EDA及可編程 發(fā)表于：9/24/2008 Xilinx推出全球首個(gè)用于構(gòu)建 40Gb 和 100Gb 電信設(shè)備的單片 FPGA 解決方案——Virtex-5 TXT 平臺(tái) 新器件,站點(diǎn)首頁(yè),芯片,網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：9/24/2008 派睿電子攜手Altera，助力中國(guó)電子設(shè)計(jì)工程師提升FPGA設(shè)計(jì)能力 廠商新聞,站點(diǎn)首頁(yè),資訊,EDA及可編程 發(fā)表于：9/24/2008 基于新型FPGA實(shí)現(xiàn)高速數(shù)字下變頻 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),MCU/DSP,網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：9/24/2008 Altera提供10-GbE參考設(shè)計(jì) 器件全面支持XAUI協(xié)議 芯片及解決方案,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：9/24/2008 Cadence與SMIC合作提供基于Virtuoso IC 6.1的混合信號(hào)參考流程與工藝設(shè)計(jì)工具包 新器件,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：9/23/2008 高速圖像小波分解算法與FPGA實(shí)現(xiàn) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),EDA及可編程,多媒體 發(fā)表于：9/23/2008 一種高速并行FFT處理器的VLSI結(jié)構(gòu)設(shè)計(jì) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：9/23/2008 基于CYGNAL單片機(jī)和FPGA的舞臺(tái)吊桿控制器的設(shè)計(jì) 芯片及解決方案,站點(diǎn)首頁(yè),芯片,MCU/DSP,EDA及可編程 發(fā)表于：9/23/2008 以Flash為基礎(chǔ)的FPGA（Actel） 新器件,站點(diǎn)首頁(yè),芯片,MCU/DSP,EDA及可編程 發(fā)表于：9/23/2008 ?…559560561562563564565566567568…?
