頭條 基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn) 為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。 最新資訊 Xilinx 擴展 Spartan-3A FPGA 系列降低大容量、成本敏感應(yīng)用系統(tǒng)總成本50% 新器件,站點首頁,芯片,網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：8/28/2008 NI與樂高（LEGO）教育合力開發(fā)面向基礎(chǔ)教學(xué)的低成本機器人平臺 新產(chǎn)品,站點首頁,產(chǎn)品,EDA及可編程 發(fā)表于：8/28/2008 基于Rocket I/O模塊的高速I/O設(shè)計 設(shè)計應(yīng)用,站點首頁,技術(shù),EDA及可編程 發(fā)表于：8/28/2008 基于PLD的嵌入式系統(tǒng)外存模塊設(shè)計 設(shè)計應(yīng)用,站點首頁,技術(shù),嵌入式系統(tǒng),EDA及可編程 發(fā)表于：8/28/2008 一種新型的電子點菜系統(tǒng) 芯片及解決方案,站點首頁,芯片,EDA及可編程 發(fā)表于：8/28/2008 視頻壓縮IPcore設(shè)計 設(shè)計應(yīng)用,站點首頁,技術(shù),EDA及可編程,多媒體 發(fā)表于：8/28/2008 基于CPLD的非多路復(fù)用與多路復(fù)用總線轉(zhuǎn)換橋的設(shè)計與實現(xiàn) 設(shè)計應(yīng)用,站點首頁,技術(shù),EDA及可編程 發(fā)表于：8/28/2008 基于Verilog的SMBus總線控制器的設(shè)計與實現(xiàn) 設(shè)計應(yīng)用,站點首頁,技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：8/28/2008 基于FPGA的數(shù)字式心率計 芯片及解決方案,站點首頁,芯片,EDA及可編程 發(fā)表于：8/28/2008 SDRAM在任意波形發(fā)生器中的應(yīng)用 設(shè)計應(yīng)用,站點首頁,技術(shù),EDA及可編程,儀器儀表 發(fā)表于：8/27/2008 ?…565566567568569570571572573574…?
