隨著半導體工藝進入亞微米（submicron）時代，技術遷移（Technology migration）變得越來越復雜。一直以來，摩爾定律" title="摩爾定律">摩爾定律為我們設定了工藝演進的速度，并且成為實現(xiàn)更小裸片" title="裸片">裸片尺寸和降低裸片成本的最簡單的方法。然而， 現(xiàn)在我們又面臨很多問題，例如其中一個問題就是技術遷移也就是器件尺寸的變化的問題是否仍然是降低成本的有效手段。隨著我們開始采用新的亞微米技術，這些問題開始顯現(xiàn)，而且變得更為復雜，解決問題的成本也變得非常高昂。

?

例如，從90nm" title="90nm">90nm向65nm" title="65nm">65nm工藝的轉移就是一個很好的例子：可編程領域最早推出且是目前唯一量產的賽靈思Virtex-5 65nm器件采用了先進的三層不同厚度的氧化層技術降低漏電和靜電，通過1.0V的內核電壓和應變硅技術實現(xiàn)了更低的動態(tài)功耗并提升性能，與前代90nm FPGA相比，速度平均提高30%，容量增加65%，動態(tài)功耗降低35%，芯片面積減小了45%，邏輯性能比上一代Virtex-4平均提高30%。根據(jù)高端客戶的銷售反饋情況，自2007年5月量產以來，Virtex-5在追求高性能、差異化和最早上市的高端市場獲得了廣泛的歡迎。對于這些高端客戶來說，追逐新的工藝就是制勝的關鍵。從目前的市場趨勢來看，65nm Virtex-5的價格有望比90nm器件下降20%～30%。

?

然而，對于面向價格敏感電子領域來說，向65nm領域的遷移就需要更多的考量。 65nm雖然縮小了裸片尺寸，但需要更多的掩膜和工藝步驟，因此提高了初始投資成本，使總體成本降低的幅度變小。此外，由于芯片生產商轉向90nm的過程就比較慢，因此生產廠家的研發(fā)投資回收時間已經被延長，價格還沒有降下來，這樣轉向新的工藝的時候價格降低的速度也就會相應地更慢,不能充分地實現(xiàn)新工藝所帶來的成本優(yōu)勢。

?

許多半導體廠商經常會問自己：“我們究竟什么時候需要遷移到新的工藝節(jié)點？”這個問題的答案與多種技術和財務參數(shù)構成的復雜方程有關，只有正確地綜合考慮各種因素才能夠加快企業(yè)的產品供給并推進預期營收的實現(xiàn)。但是僅僅一個小小的錯誤也可能導致利潤急劇下降，甚至有可能降到業(yè)務底線。

?

我認為，技術遷移的關鍵在于需要選擇“恰當?shù)臅r間”來進行。對于需要高集成度和多功能的高性能大型器件而言，快速發(fā)展到新技術非常關鍵。然而，對于面向低成本消費應用的較小尺寸的器件來說，需要較慢的技術遷移速度，甚至需要有計劃地延遲采用新技術。

?

?

圖1: 遷移到新工藝的交叉點

圖1中的每條線代表不同的裸片尺寸以及能夠帶來成本節(jié)約的交叉點。很明顯，裸片尺寸較大、功能較強的產品快速轉移到新技術的可行性較高。與此相對比，為大批量應用提供成本優(yōu)勢的小裸片尺寸產品則需要等待技術成熟、技術成本開始下降再遷移到新技術。過早采用65 nm工藝可能會導致器件成本的增加，進而導致更高的客戶成本或利潤率的降低，這些都不是明智的商業(yè)選擇。

?

半導體技術遷移的這一趨勢為創(chuàng)新打開了大門，企業(yè)需要尋找其它可以選擇的方法進一步降低成本并滿足客戶的設計要求。例如，賽靈思公司的低成本Spartan?-3 系列FPGA就利用經過驗證的90nm技術，主要面向大批量消費應用，在邏輯、I/O、非易失性" title="非易失性">非易失性甚至DSP相關設計中為客戶提供最低的成本。賽靈思公司是通過采用多平臺的方式，并擴展其業(yè)已非常成功的產品線來實現(xiàn)的，提供針對特定市場和應用要求而設計的器件（如非易失性、DSP優(yōu)化的器件）。賽靈思公司即將推出的產品平臺將確立非易失性FPGA功能組合方面的新標準，同時為通信、汽車、MVI（多媒體、視頻和圖像）以及國防行業(yè)的應用提供突破性的價格優(yōu)勢。

?

對于芯片的成本降低和創(chuàng)新來說，技術遷移和摩爾定律的應用仍然是非常清楚的解決方案。但問題的關鍵是選擇“恰當?shù)臅r間”來演進到下一個工藝節(jié)點，從而獲得性能和功能集成度的提升，并進一步降低客戶成本。然而，在合適的時間到來之前，企業(yè)必須繼續(xù)利用現(xiàn)有的創(chuàng)新解決方案來提供優(yōu)化的平臺和成本節(jié)約優(yōu)勢，從而加快產品供給并實現(xiàn)預期營收。