頭條 基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn) 為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。 最新資訊 基于FPGA的高速數(shù)據(jù)采集系統(tǒng)接口設(shè)計(jì) 當(dāng)前，越來越多的通信系統(tǒng)工作在很寬的頻帶上，對于保密和抗干擾有很高要求的某些無線通信更是如此，隨著信號處理器件的處理速度越來越快，數(shù)據(jù)采樣的速率也變得越來越高，在某些電子信息領(lǐng)域，要求處理的頻帶要盡可能的寬、動態(tài)范圍要盡可能的大，以便得到更寬的頻率搜索范圍，獲取更多的信息量。 發(fā)表于：4/10/2011 FPGA攻城掠地 駕駛輔助和倒車?yán)走_(dá)展實(shí)力 汽車駕駛輔助系統(tǒng)需要更高階的嵌入式處理架構(gòu)，因應(yīng)汽車多媒體影音的多元應(yīng)用，汽車駕駛輔助系統(tǒng)的嵌入式處理架... 發(fā)表于：4/10/2011 基于FPGA控制的數(shù)字化語音存儲與回放系統(tǒng) 數(shù)字化語音存儲與回放系統(tǒng)的作用是對語音進(jìn)行錄音和放音，并實(shí)現(xiàn)數(shù)字化控制。能夠做到語音回放的方法有很多，本課題研究的是基于FPGA控制下的語音存儲與回放系統(tǒng)。關(guān)鍵詞：語音錄放；數(shù)模轉(zhuǎn)換；模數(shù)轉(zhuǎn)換；FP 發(fā)表于：4/10/2011 FPGA在TD-SCDMA通用開發(fā)平臺中的應(yīng)用 摘要：隨著FPGA容量、功能以及可靠性的不斷提高，采用FPGA設(shè)計(jì)數(shù)字電路已經(jīng)成為數(shù)字電路系統(tǒng)領(lǐng)域的主要設(shè)計(jì)方式。在以DSP為主處理器，F(xiàn)PGA為協(xié)處理器，基于“軟件無線電”技術(shù)的TD-SCDMA通用開發(fā)平臺中，成 發(fā)表于：4/10/2011 基于FPGA的步進(jìn)電機(jī)控制器研究和實(shí)現(xiàn) 該系統(tǒng)以FPGA為核心部件，根據(jù)步進(jìn)電機(jī)的工作原理，利用EDA技術(shù)實(shí)現(xiàn)了步進(jìn)電機(jī)的細(xì)分驅(qū)動控制。采用VHDL語言并根據(jù)步進(jìn)電機(jī)的不同，改變模塊程序的參數(shù)，實(shí)現(xiàn)不同型號的步進(jìn)電機(jī)控制。在系統(tǒng)設(shè)計(jì)過程中，力求硬件簡單，并充分發(fā)揮VHDL語言軟件編程靈活方便和FPGA快速的特點(diǎn)來滿足系統(tǒng)設(shè)計(jì)要求，同時大大縮短系統(tǒng)的開發(fā)時間和成本。 發(fā)表于：4/9/2011 基于SoPC技術(shù)的傳感器非線性軟件校正的實(shí)現(xiàn) 本文采用三層前向網(wǎng)絡(luò)，輸入層神經(jīng)元2個，分別代表溫度傳感器ADS90和氣體傳感器TGS813輸入信號，DS18B20的測量值作為AD590的期望值，輸出層神經(jīng)元1個，代表AD590的校正值。 發(fā)表于：4/9/2011 SoPC系統(tǒng)設(shè)計(jì)的綜合優(yōu)化方案 為了提高設(shè)計(jì)性能(有時甚至只是為了達(dá)到設(shè)計(jì)要求)，對所設(shè)計(jì)的SOPC系統(tǒng)進(jìn)行綜合優(yōu)化是非常必要的。論文結(jié)合具體工程，以Altera公司的FPGA EP2S60為例，探討了SOPC系統(tǒng)設(shè)計(jì)的綜合優(yōu)化方法。 發(fā)表于：4/9/2011 基于FPGA的空間目標(biāo)碰撞預(yù)警系統(tǒng) 摘要：為了解決空間目標(biāo)與航天器發(fā)生碰撞的問題，設(shè)計(jì)了一種基于FPGA，以在軌目標(biāo)三維坐標(biāo)為待處理數(shù)據(jù)進(jìn)行快速并行處理的目標(biāo)碰撞預(yù)警系統(tǒng)。該系統(tǒng)基于Xilinx公司FPGA芯片中的內(nèi)容可尋址存儲器(ContentAddressable 發(fā)表于：4/8/2011 高速數(shù)據(jù)采集系統(tǒng)中精確時標(biāo)的CPLD實(shí)現(xiàn)方法 基于GPS的雙端行波故障定位系統(tǒng)是利用行波的第一個波頭到達(dá)線路兩端的時間差來計(jì)算故障點(diǎn)的位置，由于行波的傳播速度非?？?約為光速的98％)，這就對線路兩端行波波頭到達(dá)時刻的時間精度要求非常高。但相對于高速數(shù)據(jù)采集系統(tǒng)而言，單片機(jī)系統(tǒng)對時間的分辨能力是很低的(設(shè)51系列CPU的時鐘頻率為12MHz，則計(jì)數(shù)器(T0或T1)對時間的最小分辨能力為2μs)。而且單片機(jī)系統(tǒng)還不能直接地得到故障發(fā)生時對應(yīng)于靜態(tài)RAM的確切地址，所以如果只利用單片機(jī)系統(tǒng)給采集數(shù)據(jù)貼上時間標(biāo)簽，則時間精度和時間標(biāo)簽的可靠性會大大降低，這樣會直接影響到故障測距的精度。 發(fā)表于：4/8/2011 基于PCD656的高速PCI總線接口的設(shè)計(jì)與實(shí)現(xiàn) 利用PCI9656和FPGA實(shí)現(xiàn)了一種高速PCI總線接口，較全面地論述了總線驅(qū)動開發(fā)和局部時序設(shè)計(jì)的過程。這種設(shè)計(jì)提高了總線傳輸速度，為高速數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)創(chuàng)造了條件。 發(fā)表于：4/8/2011 ?…414415416417418419420421422423…?
