100款应用软件安装入口,嫖农村40的妇女舒服正在播放

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問題，設(shè)備可以在那里重新編程。

基于FPGA的音樂播放控制電路設(shè)計(jì)

隨著電子技術(shù)發(fā)展，電子電路的形式趨向復(fù)雜化，面對這一狀況，人們已經(jīng)清醒地認(rèn)識到，要分析和設(shè)計(jì)復(fù)雜的電子系統(tǒng)人工的方法已不適用。依靠傳統(tǒng)的實(shí)驗(yàn)教學(xué)已遠(yuǎn)不能滿足社會(huì)對高新技術(shù)人才的培養(yǎng)需要。本文就一個(gè)綜合性的實(shí)例“音樂播放控制電路”的設(shè)計(jì)過程具體說明了FPGA在電子電路設(shè)計(jì)中所起的作用。

發(fā)表于：4/15/2011

一種基于FPGA核系統(tǒng)的智能429-422信號轉(zhuǎn)換模塊的設(shè)

基于NIOSⅡ軟核系統(tǒng)的智能429-422信號轉(zhuǎn)換模塊采用了智能化的設(shè)計(jì)技術(shù)，對比于非智能信號轉(zhuǎn)換模塊，具有零系統(tǒng)資源占用、可配置性強(qiáng)、轉(zhuǎn)換速度快等特點(diǎn)，同時(shí)由于無須開發(fā)驅(qū)動(dòng)軟件，因而明顯縮短了研發(fā)周期，在工業(yè)控制等計(jì)算機(jī)系統(tǒng)中將會(huì)有廣泛的應(yīng)用。

發(fā)表于：4/15/2011

采用電力電子應(yīng)用平臺(tái)DSP通用板的設(shè)計(jì)原理

本文設(shè)計(jì)的基于電力電子應(yīng)用平臺(tái)的DSP通用板，DSP的各外設(shè)擴(kuò)展功能模塊已經(jīng)在DSP56800的軟件開發(fā)工具Embedded SDK基礎(chǔ)上，通過編寫一些小程序調(diào)試完畢。XC95XL144在Xilinx Foudation 3.li軟件仿真通過后，進(jìn)行綜合試驗(yàn)，然后燒入芯片進(jìn)行實(shí)驗(yàn)，并根據(jù)實(shí)際運(yùn)行情況，對程序進(jìn)行了改進(jìn)。本文作者創(chuàng)新點(diǎn)是開發(fā)了DSP對CPLD 四組I/O口讀寫操作的SDK軟件包并完成了DSP和CPLD的綜合調(diào)試，提高了通用板的靈活性。

發(fā)表于：4/15/2011

美商傳威TranSwitch選擇eSilicon簡化從設(shè)計(jì)到制造流程以降低制造成本

2011年4月12日康涅狄格州謝爾頓和加利福尼亞州桑尼維爾消息——面向多媒體連接與處理器半導(dǎo)體解決方案的全球領(lǐng)先供應(yīng)商美商傳威TranSwitch公司（納斯達(dá)克股票代碼：TXCC）和最大的獨(dú)立半導(dǎo)體價(jià)值鏈生產(chǎn)商（VCP）eSilicon公司今天聯(lián)合宣布雙方簽署了一項(xiàng)協(xié)議，eSilicon將負(fù)責(zé)管理TranSwitch現(xiàn)有大量產(chǎn)品的供應(yīng)鏈，雙方還將在新產(chǎn)品成本優(yōu)化上進(jìn)行合作。

發(fā)表于：4/14/2011

基于可編程片上系統(tǒng)的智能電子血壓計(jì)

針對以往電子血壓計(jì)的不足，介紹了一種基于可編程片上系統(tǒng)(SOPC)的智能電子血壓計(jì)的設(shè)計(jì)，血壓測量的方法采用基于充氣過程的示波法。該系統(tǒng)采用Cyclone II系列低成本FPGA，并嵌NNIOS II軟核作為核心處理器，可以完成自動(dòng)測量血壓、信息顯示、數(shù)據(jù)存儲(chǔ)、查看和刪除歷史數(shù)據(jù)等功能。由于采用了FPGA，從而簡化了電路的設(shè)計(jì)，提高了系統(tǒng)的可靠性和穩(wěn)定性，并且使系統(tǒng)具有較強(qiáng)的可擴(kuò)展性，有利于系統(tǒng)的升級。

發(fā)表于：4/14/2011

PDN設(shè)計(jì)和FPGA收發(fā)器性能

在很多PDN 設(shè)計(jì)中，創(chuàng)新的開關(guān)穩(wěn)壓器相對于線性穩(wěn)壓器有很大的優(yōu)勢。而且，F(xiàn)PGA收發(fā)器技術(shù)不斷發(fā)展，在FPGA 中實(shí)現(xiàn)穩(wěn)壓器，從而不再需要使用外部穩(wěn)壓器。本文檔在以下方面為穩(wěn)壓器選擇和實(shí)現(xiàn)提供指南： 1線性穩(wěn)壓器和開關(guān)穩(wěn)壓器比較; 2 FPGA 電源隔離指南; 3推薦的單片封裝解決方案; 4 PDN 性能實(shí)例.

發(fā)表于：4/14/2011

采用Arria V 和Cyclone V FPGA 解決復(fù)雜的數(shù)字信號處理問題

本文檔主要介紹Altera 新的Arria ® V 和Cyclone ® V FPGA 精度可調(diào)數(shù)字信號處理 (DSP) 體系結(jié)構(gòu)的優(yōu)點(diǎn)。利用Altera 的精度可調(diào)DSP 模塊，設(shè)計(jì)人員可以在每個(gè)模塊的基礎(chǔ)上調(diào)整精度，從而節(jié)省了資源和功耗，同時(shí)提高了性能。

發(fā)表于：4/13/2011

FPGA的功耗概念與低功耗設(shè)計(jì)研究

芯片對功耗的苛刻要求源于產(chǎn)品對功耗的要求。集成電路的迅速發(fā)展以及人們對消費(fèi)類電子產(chǎn)品——特別是便攜式（移動(dòng)）電子產(chǎn)品——的需求日新月異，使得設(shè)計(jì)者對電池供電的系統(tǒng)已不能只考慮優(yōu)化速度和面積，而必須注意越來越重要的第三個(gè)方面——功耗，這樣才能延長電池的壽命和電子產(chǎn)品的運(yùn)行時(shí)間。很多設(shè)計(jì)抉擇可以影響系統(tǒng)的功耗，包括從器件選擇到基于使用頻率的狀態(tài)機(jī)值的選擇等。

發(fā)表于：4/12/2011

在FPGA中實(shí)現(xiàn)PCI Express橋接解決方案

如其前一代產(chǎn)品外設(shè)互聯(lián)標(biāo)準(zhǔn)（Peripheral Component Interconnect，PCI）那樣，PCI Express正在成為普遍使用的系統(tǒng)接口。與PCI不同的是，PCI Express采用了串行器/解串器（SERDES）接口為用戶提供了未來應(yīng)用所需的可拓展性。隨著系統(tǒng)帶寬的提高，更多的應(yīng)用開始使用基于SERDES的接口，如PCI Express。過去，通常使用ASIC或ASSP來實(shí)現(xiàn)下一代接口解決方案。ASIC和ASSP因其提供了低成本、低功耗的設(shè)計(jì)解決方案而被廣泛采用。然而，現(xiàn)在一些新的FPGA系列為設(shè)計(jì)師們提供了更具吸引力的選擇。

發(fā)表于：4/12/2011

采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計(jì)

優(yōu)化設(shè)計(jì)是可編成邏輯設(shè)計(jì)的精華所在，如何節(jié)省所占用的面積、如何提高設(shè)計(jì)的性能是可編成邏輯設(shè)計(jì)的核心，這兩點(diǎn)往往也成為一個(gè)設(shè)計(jì)甚至項(xiàng)目成敗的關(guān)鍵因素。下面結(jié)合超聲探傷數(shù)據(jù)采集卡設(shè)計(jì)過程中，并基于Altera公司的EPM7192 CPLD芯片的編程經(jīng)歷來論述VHDL電路的優(yōu)化方法。

發(fā)表于：4/12/2011