頭條 英特爾正式宣布出售Altera 51%股份 4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權企業(yè) Silver Lake 銀湖資本達成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。 最新資訊 基于FPGA+PCI的并行計算平臺實現(xiàn) 介紹了一種基于PCI總線和多片并行FPGA的高速計算平臺。FPGA+PCI板卡利用普通PC機作為CPU，通過PCI總線互聯(lián)，實現(xiàn)了一個并行高速的通用數(shù)字運算平臺。利用VHDL語言編寫各種算法，可用于加解密算法實現(xiàn)和高速數(shù)字信號處理等領域，而速度相當于數(shù)臺PC機并行運算。 發(fā)表于：4/21/2011 基于VHDL和FPGA的多種分頻的實現(xiàn)方法 分頻器是數(shù)字系統(tǒng)設計中的基本電路，根據(jù)不同設計的需要，我們會遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等，有時要求等占空比，有時要求非等占空比。在同一個設計中有時要求多種形式的分頻。通常由計數(shù)器或計數(shù)器的級聯(lián)構成各種形式的偶數(shù)分頻及非等占空比的奇數(shù)分頻，實現(xiàn)較為簡單。但對半整數(shù)分頻及等占空比的奇數(shù)分頻實現(xiàn)較為困難。本文利用VHDL硬件描述語言，通過QuartusⅡ3.0開發(fā)平臺，使用Altera公司的FPGA，設計了一種能夠滿足上述各種要求的較為通用的分頻器。 發(fā)表于：4/21/2011 基于中檔FPGA多相濾波器的設計實現(xiàn) 所有這一切都意味著，多相基于濾波器的抽取器、內插器和重采樣功能是非常適合用更小的中檔FPGA來實現(xiàn)，如Lattice半導體公司的擁有SERDES功能的LatticeECP3系列，它具有高性能的sysDSP模塊。它的特點是有dual-slice結構，具有級聯(lián)/鏈接DSP slice和模塊的功能，增強的DSP指令集使LatticeECP3系列能夠引人注目地用于范圍廣泛的數(shù)字信號處理的應用，包括那些需要傳統(tǒng)的FIR和基于多相的濾波功能。 發(fā)表于：4/21/2011 基于FPGA和DDS技術的軟件無線電可控數(shù)字調制器的設計 基于此，本系統(tǒng)在分析數(shù)字調制技術和DDS原理的基礎上，詳述了一種基于FPGA的DSP技術和DDS技術的適合于軟件無線電使用的可控數(shù)字調制器的設計過程，并在系統(tǒng)中進行了功能驗證。此調制器以FPGA硬件平臺為核心，可實現(xiàn)ASK，F(xiàn)SK，PSK，QAM等調制方式，靈活性強。 發(fā)表于：4/20/2011 基于CPLD的字符疊加器的設計 本文提出一種基于CPLD的簡易字符疊加器，具有成本低、抗干擾性能好等特點，適用于視頻監(jiān)控。由于采用了CPLD器件，增強了系統(tǒng)集成度和設計靈活性。 發(fā)表于：4/20/2011 基于EPM7128SLC84-15 CPLD的LED點陣顯示控制器 現(xiàn)場可編程器件(FPGA和CPLD)等ISP器件無須編程器，利用器件廠商提供的編程套件，采用自頂而下的模塊化設計方法，使用原理圖或硬件描述語言(VHDL)等方法來描述電路邏輯關系，可直接對安裝在目標板上的器件編程。它易學、易用、簡化了系統(tǒng)設計，減小了系統(tǒng)規(guī)模，縮短設計周期，降低了生產設計成本，從而給電子產品的設計和生產帶來了革命性的變化。 1、系統(tǒng)結構及工作原理 LED點陣顯示控制的傳統(tǒng)方式是采用單片機或系統(tǒng)機作為CPU來實現(xiàn)，當系統(tǒng)顯示的信息比較多時，由于單片機的輸入/輸出端口(I/O)有限，采用此方式的成本將大大增加，系統(tǒng)和程序的設計難度也急劇增加;而且，當系統(tǒng)完成后修改、改變顯示方式或擴展時，所需改動的地方比較大，甚至有可能需要重新設計;另外，在以顯示為主的系統(tǒng)中，單片機的運算和控制等主要功能的利用率很低，單片機的優(yōu)勢得不到發(fā)揮，相當于很大得資源浪費。如果采用現(xiàn)場可編程邏輯器件作為CPU來設計控制器，選擇合適的器件， 利用器件豐富的I/O口、內部邏輯和連線資源，采用自頂而下的模塊化設計方法，可以方便地設計整個顯示系統(tǒng)?！ ∮捎赑LD器件的外圍器件很少，且可以利用PLD的編程端口(可復用)進行在系統(tǒng)編 發(fā)表于：4/20/2011 根升余弦脈沖成形濾波器FPGA實現(xiàn) 文中所述的基于電路分割技術的查表法，實現(xiàn)通信系統(tǒng)發(fā)送端根升余弦滾降成形濾波器的FPGA實現(xiàn)方法簡單可行，且當截斷碼元數(shù)目增多時或碼內樣點數(shù)目增加時，僅通過改變地址移位寄存器的長度或計數(shù)器的長度與ROM的長度即可，不至于使電路的復雜度成倍增加。 發(fā)表于：4/20/2011 用插值查找表實現(xiàn)FPGA的DSP功能 我們是否能夠提供一款其功能可滿足客戶所有獨特設計要求的DSP內核。有時候內核會太大，太小或者不夠快。有時，我們會開發(fā)一款能確切滿足客戶需求的內核，并迅速以CORE GeneratorTM商標推出。不過即便在這種情況下，客戶仍然想要一套特定的DSP功能，而且刻不容緩。在這些情況下，我常常建議他們使用我們器件中的插值查找表來定制他們的DSP功能。 發(fā)表于：4/20/2011 基于FIash和JTAG接口的FPGA多配置系統(tǒng) 本文分析了各種傳輸協(xié)議接口以及System ACE多配置解決方案的優(yōu)缺點，根據(jù)實際應用需求，提出了一種基于大容量NOR Flash并利用JTAG接口完成配置碼流下載的FPGA多配置系統(tǒng)解決方案。本系統(tǒng)采用Flash存儲器替代配置用PROM或CF卡，節(jié)省了硬件成本和空間，且理論上可以支持不限數(shù)量的配置文件切換，對FPGA的配置速度也達到了System ACE方案的3倍以上。 發(fā)表于：4/20/2011 寬帶數(shù)字信道化接收機的FPGA實現(xiàn) 摘要：為解決現(xiàn)代電子戰(zhàn)對接收機處理帶寬寬、靈敏度高及實時性處理的要求，提出一種數(shù)字信道化接收機的設計方法。在推導高效信道化接收機模型的基礎上，采用多相濾波器結構實現(xiàn)的數(shù)字信道化接收機。該接收機利用超高 發(fā)表于：4/20/2011 ?…405406407408409410411412413414…?
