頭條 銀湖資本完成對Altera的51%股權(quán)收購 北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。 最新資訊 基于NiosⅡ的SD卡驅(qū)動程序開發(fā) 提出一種在FPGA NiosⅡ軟核處理器下SD卡驅(qū)動設(shè)計的方法。采用Altera公司的FPGA可編程邏輯器件，構(gòu)建了NiosⅡ軟核處理器平臺，并在此之上實現(xiàn)了SD卡的驅(qū)動設(shè)計。實驗結(jié)果表明：設(shè)計提高了FPGA系統(tǒng)的設(shè)計靈活度，并有效地控制了FPGA的資源利用率。 發(fā)表于：5/10/2011 FPGA基于非易失性技術(shù)的低功耗汽車設(shè)計 AEC-Q100汽車標(biāo)準(zhǔn)認(rèn)證 — Actel提供唯一獲得Grade 1 AEC-Q100汽車標(biāo)準(zhǔn)認(rèn)證的FPGA 器件，支持最高135°C的結(jié)溫，并能夠確保汽車FPGA解決方案達到最高品質(zhì)。 發(fā)表于：5/10/2011 CPLD在無功補償控制儀鍵盤設(shè)計中的應(yīng)用 本控制儀以單片機80c196kc為核心，集無功補償、電度量計量、電能質(zhì)量監(jiān)測及通信于一體，能實時顯示電網(wǎng)的各項參數(shù)，通過鍵盤可人工設(shè)定系統(tǒng)運行的參數(shù)。單片機外圍芯片PSD8XX及復(fù)雜可編程邏輯器件（CPLD）的使用不僅使系統(tǒng)的硬件電路簡化，而且使系統(tǒng)的性能提高。本文將討論用CPLD來實現(xiàn)控制儀的鍵盤系統(tǒng)，給出了硬件電路和軟件設(shè)計方法。 發(fā)表于：5/10/2011 單片機+CPLD的多路精確延時控制系統(tǒng) 現(xiàn)代控制系統(tǒng)中控制對象可能是復(fù)雜、分散的，而且往往是并行、獨立工作的，但整體上它們是相互關(guān)聯(lián)的有機組合。因此，控制信號的時序邏輯則要求更加精確。CPLD單片機為控制系統(tǒng)提供了技術(shù)支持，由CPLD和單片機組成的多機系統(tǒng)具有邏輯控制方便，時序精確，并行工作，人機接口友好等優(yōu)點。因此，本文提出了一種基于CPLD與單片機控制的多路精確延時控制系統(tǒng)的設(shè)計方案。 發(fā)表于：5/10/2011 基于賽靈思Virtex-5 FPGA實現(xiàn)LTE仿真器 功能強大的可編程邏輯平臺使得Prisma Engineering公司能夠針對所有蜂窩網(wǎng)絡(luò)提供可重配置無線測試設(shè)備。長期演進(LTE)是移動寬帶的最3GPP標(biāo)準(zhǔn)，它打破了現(xiàn)有蜂窩網(wǎng)絡(luò)的固有模式。LTE與前代UMTS和GSM標(biāo)準(zhǔn)相比，除采用高頻譜效率的射頻技術(shù)外，其架構(gòu)還得到了大幅簡化。LTE系統(tǒng)的無線接入部分Node-B，是連接無線電和整個互聯(lián)網(wǎng)協(xié)議核心網(wǎng)絡(luò)之間的邊緣設(shè)備。這種架構(gòu)無法監(jiān)測和測試等效于UMTS中間鏈路上的元件。必須通過無線電接口，才能有效地測試LTE網(wǎng)絡(luò)元件。 發(fā)表于：5/10/2011 基于CPLD 的矩陣鍵盤掃描模塊設(shè)計 為了在不增加CPU 工作負(fù)擔(dān)的前提下，實現(xiàn)標(biāo)準(zhǔn)鍵盤和矩陣鍵盤雙鍵盤同時工作，提出了一種基于復(fù)雜可編邏輯器件（CPLD）的矩陣鍵盤掃描方案，實現(xiàn)了在矩陣鍵盤狀態(tài)控制下CPLD 自動完成鍵盤掃描、編碼、輸出的功能，CPU 通過定時器中斷服務(wù)程序定時查詢矩陣鍵盤狀態(tài)，并將按鍵值直接送入鍵盤緩沖區(qū)，供其他程序使用。 發(fā)表于：5/10/2011 基于VHDL +FPGA 的自動售貨機控制模塊的設(shè)計與實現(xiàn) EDA技術(shù)是以計算機為工具完成數(shù)字系統(tǒng)的邏輯綜合、布局布線和設(shè)計仿真等工作。電路設(shè)計者只需要完成對系統(tǒng)功能的描述,就可以由計算機軟件進行系統(tǒng)處理,最后得到設(shè)計結(jié)果,并且修改設(shè)計方案如同修改軟件一樣方便。利用EDA工具可以極大地提高設(shè)計效率。 發(fā)表于：5/10/2011 DWT域數(shù)字水印算法的FPGA實現(xiàn) 根據(jù)離散小波變換原理的特點，提出了一種基于DWT域的數(shù)字水印算法，并用FPGA硬件實現(xiàn)其中關(guān)鍵部分的DWT變換。詳細介紹了相關(guān)模塊的設(shè)計和時序，并對整個系統(tǒng)進行了綜合仿真，驗證了設(shè)計的正確性。分析與仿真結(jié)果表明，與軟件實現(xiàn)相比，用FPGA實現(xiàn)水印算法具有高速實時處理的優(yōu)點。 發(fā)表于：5/9/2011 基于FPGA的精密離心機光柵信號細分系統(tǒng) 介紹一種基于FPGA的精密離心機光柵信號細分系統(tǒng)。說明了光柵信號的產(chǎn)生過程和基本處理方法，提出了一種綜合EDA技術(shù)與光柵莫爾條紋電子學(xué)細分技術(shù)的設(shè)計方案。通過VerilogHDL實現(xiàn)該系統(tǒng)的主要設(shè)計，并利用ISE軟件進行了仿真試驗。試驗表明,該系統(tǒng)具有捕捉速度快、跟蹤精度高、相位誤差小、成本低廉等特點。 發(fā)表于：5/5/2011 基于FPGA的語音信號實時處理 介紹一種在語音識別系統(tǒng)中運用FPGA技術(shù)對語音信號進行前期實時處理的方法。利用DSP Builder設(shè)計信號處理算法的圖形化電路模塊，運用硬件環(huán)（HIL Hardware in the Loop）技術(shù)對模塊進行軟硬件協(xié)同仿真。滿足設(shè)計要求后，再用Signal Compiler 將模塊轉(zhuǎn)換成VHDL語言和Quartus II工程文件下載至目標(biāo)芯片。結(jié)果表明此方法可以快速靈活地設(shè)計出語音處理模塊，語音數(shù)據(jù)能在要求的時間范圍內(nèi)處理完畢，達到了實時處理的目的。 發(fā)表于：5/5/2011 ?…399400401402403404405406407408…?
