亚洲精品小仙女在线观看,久久国产免费观看精品A片,日本黄色三级网站视频

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時(shí)間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

利用P89C669的23b的線性地址并采用CPLD外部擴(kuò)展

P89C669是PHILIPS半導(dǎo)體一款51MX(存儲(chǔ)器擴(kuò)展)內(nèi)核的微處理器，其指令執(zhí)行速度2倍于標(biāo)準(zhǔn)的80C51器件，線性地址經(jīng)擴(kuò)展后可支持高達(dá)8 MB的程序存儲(chǔ)器和8 MB的數(shù)據(jù)存儲(chǔ)器，這是他相對(duì)于標(biāo)準(zhǔn)51內(nèi)核的最大優(yōu)點(diǎn)。目前的單片系統(tǒng)越來(lái)越復(fù)雜，擴(kuò)展的外部設(shè)備也更多，如果能充分利用P89C669的豐富的線性地址資源，將能大大增強(qiáng)系統(tǒng)能力。在一個(gè)嵌入式系統(tǒng)開發(fā)中，筆者采用ALTERA公司的CPLD芯片EPM7032利用這款單片機(jī)的線性地址擴(kuò)展了豐富的外部設(shè)備資源。

發(fā)表于：5/11/2011

優(yōu)化FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)

本文以FIR在FPGA中的實(shí)現(xiàn)結(jié)構(gòu)為基礎(chǔ)，研究了提高乘法器性能的途徑，并實(shí)現(xiàn)了Booth算法的乘法器，此算法保證高速的前提下，縮小了硬件規(guī)模，使得該乘法器的設(shè)計(jì)適合工程應(yīng)用及科學(xué)計(jì)算，在加法器實(shí)現(xiàn)上提出了一種結(jié)合了CSA加法器和樹型結(jié)構(gòu)的新型實(shí)現(xiàn)結(jié)構(gòu)。利用以上兩部分，成功設(shè)計(jì)了一個(gè)16階FIR濾波器，并且達(dá)到了高速的目的，但在實(shí)現(xiàn)面積上還有待優(yōu)化。

發(fā)表于：5/11/2011

單片型3D芯片集成技術(shù)與TSV的意義與區(qū)別簡(jiǎn)述

盡管晶體管的延遲時(shí)間會(huì)隨著晶體管溝道長(zhǎng)度尺寸的縮小而縮短，但與此同時(shí)互聯(lián)電路部分的延遲則會(huì)提升。舉例而言，90nm制程晶體管的延遲時(shí)間大約在1.6ps左右，而此時(shí)互聯(lián)電路中每1mm長(zhǎng)度尺寸的互聯(lián)線路，其延遲時(shí)間會(huì)增加500ps左右；根據(jù)ITRS技術(shù)發(fā)展路線圖的預(yù)計(jì)，到22nm制程節(jié)點(diǎn)，晶體管的延遲時(shí)間會(huì)達(dá)到0.4ps水平，而互聯(lián)線路的延遲則會(huì)增加到1萬(wàn)ps水平。

發(fā)表于：5/11/2011

基于Nios II的UART與PC間的數(shù)據(jù)通信

NiosII系列嵌入式處理器使用32位的指令集結(jié)構(gòu)ISA，允許設(shè)計(jì)者在很短的時(shí)間內(nèi)構(gòu)建一個(gè)完整的可編程芯片系統(tǒng)，風(fēng)險(xiǎn)和成本比中小規(guī)模的ASIC小。從硬件和軟件兩個(gè)方面探討了基于CycloneII系列EP1C12Q240C8與PC的通信方案。

發(fā)表于：5/10/2011

基于Nios II的過(guò)程控制實(shí)驗(yàn)裝置的研究

利用SOPC強(qiáng)大的IP核和容易配置的優(yōu)勢(shì)簡(jiǎn)化設(shè)計(jì)流程。充分發(fā)揮NiosⅡ強(qiáng)大的并行處理能力。該系統(tǒng)主要涉及多個(gè)下位機(jī)與FPGA的通信問(wèn)題。

發(fā)表于：5/10/2011

基于FPGA數(shù)據(jù)流控制動(dòng)態(tài)可重構(gòu)的實(shí)現(xiàn)

基于FPGA基本數(shù)據(jù)流的下載控制方式，利用遺傳算法，通過(guò)單片機(jī)控制數(shù)據(jù)流的方式對(duì)FPGA進(jìn)行編程配置，實(shí)現(xiàn)自身重構(gòu)，使系統(tǒng)具有自適應(yīng)、自組織和自修復(fù)的特性。

發(fā)表于：5/10/2011

基于NiosⅡ的SD卡驅(qū)動(dòng)程序開發(fā)

提出一種在FPGA NiosⅡ軟核處理器下SD卡驅(qū)動(dòng)設(shè)計(jì)的方法。采用Altera公司的FPGA可編程邏輯器件，構(gòu)建了NiosⅡ軟核處理器平臺(tái)，并在此之上實(shí)現(xiàn)了SD卡的驅(qū)動(dòng)設(shè)計(jì)。實(shí)驗(yàn)結(jié)果表明：設(shè)計(jì)提高了FPGA系統(tǒng)的設(shè)計(jì)靈活度，并有效地控制了FPGA的資源利用率。

發(fā)表于：5/10/2011

FPGA基于非易失性技術(shù)的低功耗汽車設(shè)計(jì)

AEC-Q100汽車標(biāo)準(zhǔn)認(rèn)證 — Actel提供唯一獲得Grade 1 AEC-Q100汽車標(biāo)準(zhǔn)認(rèn)證的FPGA 器件，支持最高135°C的結(jié)溫，并能夠確保汽車FPGA解決方案達(dá)到最高品質(zhì)。

發(fā)表于：5/10/2011

CPLD在無(wú)功補(bǔ)償控制儀鍵盤設(shè)計(jì)中的應(yīng)用

本控制儀以單片機(jī)80c196kc為核心，集無(wú)功補(bǔ)償、電度量計(jì)量、電能質(zhì)量監(jiān)測(cè)及通信于一體，能實(shí)時(shí)顯示電網(wǎng)的各項(xiàng)參數(shù)，通過(guò)鍵盤可人工設(shè)定系統(tǒng)運(yùn)行的參數(shù)。單片機(jī)外圍芯片PSD8XX及復(fù)雜可編程邏輯器件（CPLD）的使用不僅使系統(tǒng)的硬件電路簡(jiǎn)化，而且使系統(tǒng)的性能提高。本文將討論用CPLD來(lái)實(shí)現(xiàn)控制儀的鍵盤系統(tǒng)，給出了硬件電路和軟件設(shè)計(jì)方法。

發(fā)表于：5/10/2011

單片機(jī)+CPLD的多路精確延時(shí)控制系統(tǒng)

現(xiàn)代控制系統(tǒng)中控制對(duì)象可能是復(fù)雜、分散的，而且往往是并行、獨(dú)立工作的，但整體上它們是相互關(guān)聯(lián)的有機(jī)組合。因此，控制信號(hào)的時(shí)序邏輯則要求更加精確。CPLD單片機(jī)為控制系統(tǒng)提供了技術(shù)支持，由CPLD和單片機(jī)組成的多機(jī)系統(tǒng)具有邏輯控制方便，時(shí)序精確，并行工作，人機(jī)接口友好等優(yōu)點(diǎn)。因此，本文提出了一種基于CPLD與單片機(jī)控制的多路精確延時(shí)控制系統(tǒng)的設(shè)計(jì)方案。

發(fā)表于：5/10/2011