123,123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿(mǎn)足機(jī)載顯示器畫(huà)面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿(mǎn)足機(jī)載顯示器畫(huà)面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

Lattice獨(dú)辟蹊徑收獲頗豐

Lattice一直致力于在其競(jìng)爭(zhēng)對(duì)手相對(duì)薄弱的環(huán)節(jié)擴(kuò)展市場(chǎng)，而不是一味地爭(zhēng)奪高端FPGA市場(chǎng)，這樣的市場(chǎng)策略也讓Lattice嘗到了甜頭。近日，Lattice副總裁Douglas Hunter先生帶著這份喜悅接受了記者的專(zhuān)訪(fǎng)。

發(fā)表于：5/23/2011

基于CPLD的DSP與聲卡接口技術(shù)

使用復(fù)雜可編程邏輯器件(CPLD)可提高系統(tǒng)集成度、降低噪聲、增強(qiáng)系統(tǒng)可靠性并降低成本，同時(shí)它不僅具有電擦除特性，而且出現(xiàn)了邊緣掃描及在線(xiàn)編程等高級(jí)特性，因而可用于狀態(tài)機(jī)、同步、譯碼、解碼、計(jì)數(shù)、總線(xiàn)接口等很多方面，在信號(hào)處理領(lǐng)域的應(yīng)用也非?；钴S。

發(fā)表于：5/23/2011

基于Xtensa的ASIP開(kāi)發(fā)流程研究

Tensilica Xtensa體系結(jié)構(gòu)可配置、指令集可自定義處理器和Xplorer、XPRES、XEnergy等工具集大大提高了ASIP處理器開(kāi)發(fā)速度，加快了針對(duì)不同應(yīng)用領(lǐng)域探索專(zhuān)用處理器設(shè)計(jì)空間的效率。本文重點(diǎn)敘述了借助Xtensa平臺(tái)開(kāi)發(fā)ASIP時(shí)前端設(shè)計(jì)的各個(gè)步驟，此設(shè)計(jì)流程具有較強(qiáng)的借鑒價(jià)值。

發(fā)表于：5/23/2011

VHDL設(shè)計(jì)中電路優(yōu)化問(wèn)題

VHDL設(shè)計(jì)是行為級(jí)設(shè)計(jì)，所帶來(lái)的問(wèn)題是設(shè)計(jì)者的設(shè)計(jì)思考與電路結(jié)構(gòu)相脫節(jié)。實(shí)際設(shè)計(jì)過(guò)程中，由于每個(gè)工程師對(duì)語(yǔ)言規(guī)則和電路行為的理解程度不同，每個(gè)人的編程風(fēng)格各異，往往同樣的系統(tǒng)功能，描述的方式不一，綜合出來(lái)的電路結(jié)構(gòu)更是大相徑庭。即使最終綜合出的電路都能實(shí)現(xiàn)相同的邏輯功能，但其電路的復(fù)雜程度和時(shí)延特性差別很大，甚至某些臃腫的電路還會(huì)產(chǎn)生難以預(yù)料的問(wèn)題。因此，對(duì)VHDL設(shè)計(jì)中簡(jiǎn)化電路結(jié)構(gòu)，優(yōu)化電路設(shè)計(jì)的問(wèn)題進(jìn)行深入探討，很有必要。

發(fā)表于：5/23/2011

以微控制器為中心的可配置平臺(tái)是否主導(dǎo)FPGA使用？

眾所周知，F(xiàn)PGA是通過(guò)邏輯組合來(lái)實(shí)現(xiàn)各種功能的器件，幾乎可以進(jìn)行任何類(lèi)型的處理。過(guò)去五年間，為了突破傳統(tǒng)的通信及網(wǎng)絡(luò)等高端應(yīng)用市場(chǎng)局限，將FPGA引入更為廣闊的嵌入式領(lǐng)域，F(xiàn)PGA廠(chǎng)商已經(jīng)開(kāi)始嘗試采用多核和硬件協(xié)處理加速技術(shù)。如今，隨著技術(shù)的進(jìn)步，很多芯片廠(chǎng)商開(kāi)始采用硬核或軟核CPU+FPGA的模式。

發(fā)表于：5/23/2011

第二代串行RapidIO和低成本、低功耗的FPGA

DSP和網(wǎng)絡(luò)處理單元（NPU）器件，加上支持第二代串行RapidIO（SRIO）的低成本、低功耗FPGA，可以為滿(mǎn)足這些挑戰(zhàn)提供一個(gè)理想的平臺(tái)。

發(fā)表于：5/23/2011

多相濾波的數(shù)字相干檢波原理及FPGA實(shí)現(xiàn)

介紹一種利用帶通采樣定理及多相濾波的方式實(shí)現(xiàn)數(shù)字相干檢波的方法，由于采用數(shù)字信號(hào)處理的方式獲取I、Q基帶信號(hào)，因此具有鏡頻抑制能力強(qiáng)、線(xiàn)性動(dòng)態(tài)范圍大、系統(tǒng)設(shè)備簡(jiǎn)單、一致性好等優(yōu)點(diǎn)。文章主要從理論及工程實(shí)現(xiàn)兩個(gè)方面展開(kāi)論述。

發(fā)表于：5/18/2011

擴(kuò)頻通信芯片STEL-2000A的FPGA實(shí)現(xiàn)

針對(duì)傳統(tǒng)集成電路(ASIC)功能固定、升級(jí)困難等缺點(diǎn)，利用FPGA實(shí)現(xiàn)了擴(kuò)頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDSIP核實(shí)現(xiàn)NCO模塊，在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進(jìn)行低通濾波，給出了DQPSK解調(diào)的原理和實(shí)現(xiàn)方法，推導(dǎo)出一種簡(jiǎn)便的引入π／4固定相移的實(shí)現(xiàn)方法。采用模塊化的設(shè)計(jì)方法使用VHDL語(yǔ)言編寫(xiě)出源程序，在VIrtex-IIPro開(kāi)發(fā)板上成功實(shí)現(xiàn)了整個(gè)系統(tǒng)。測(cè)試結(jié)果表明該系統(tǒng)正確實(shí)現(xiàn)了STEL-2000A的核心功能。

發(fā)表于：5/18/2011

AMBA總線(xiàn) SoC 系統(tǒng)IP核的即插即用研究

IP核的復(fù)用極大地提高了SoC系統(tǒng)設(shè)計(jì)的開(kāi)發(fā)效率，SoC片上總線(xiàn)的選擇是IP核間集成與互連的關(guān)鍵技術(shù)之一。SoC片上總線(xiàn)的多樣性對(duì)IP核的封裝規(guī)范提出了要求。標(biāo)準(zhǔn)的IP核封裝規(guī)范有助于提高IP核的復(fù)用甚至實(shí)現(xiàn)核的即插即用。

發(fā)表于：5/18/2011

PSoC單片機(jī)及其茌燃?xì)庾冾l輸配與流量計(jì)量中的應(yīng)用

介紹了PSoC單片機(jī)實(shí)現(xiàn)的燃?xì)庾冾l輸配與精確計(jì)量。從硬軟件設(shè)計(jì)的簡(jiǎn)潔易用性、系統(tǒng)的穩(wěn)定可靠性、開(kāi)發(fā)生產(chǎn)成本的低廉性等方面，重點(diǎn)闡述了PSoC單片機(jī)測(cè)控體系的巨大優(yōu)勢(shì)。

發(fā)表于：5/18/2011