頭條 基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn) 為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。 最新資訊 基于CPLD的圖像傳感器非均勻性校正 圖像傳感器是現(xiàn)代視覺信息獲取的一種基礎(chǔ)器件,它將入射到光敏面上按空間分布的光強信息轉(zhuǎn)換為按時序輸出的視頻信號,從而能夠再現(xiàn)物體的圖像信息. 在理想的情況下,當(dāng)圖像傳感器受均勻光照時,各光敏元輸出的視頻信號幅度應(yīng)該完全相同. 發(fā)表于：6/8/2011 應(yīng)用于晶體管圖示儀的CPLD控制器設(shè)計 本文設(shè)計的晶體管圖示儀就是這樣一種新型儀器，除改善了原有儀器不足之外，還擴展了儀器功能，具有圖形保存，數(shù)據(jù)處理，界面顯示靈活，可操作性強，性能價格比高等優(yōu)點。 發(fā)表于：6/8/2011 基于FPGA的GPS+GSM雙重車載定位系統(tǒng)設(shè)計 為了克服一般車載導(dǎo)航系統(tǒng)定位不連貫的缺陷，利用NiosⅡ軟核處理器配置靈活、擴展性強等特點，結(jié)合GPS和GSM模塊，設(shè)計出了一種基于SoPC技術(shù)的雙重定位系統(tǒng)。該設(shè)計利用SoPC Builder開發(fā)工具將NiosⅡ處理器、存儲器和接口等組件及μC／OS-Ⅱ操作系統(tǒng)快速地嵌入到FPGA中，用單個芯片完成了人機交互模塊、控制模塊和通信模塊等功能，較一般的GPS導(dǎo)航設(shè)備更能實現(xiàn)較高精度的實時連續(xù)系統(tǒng)定位，且該設(shè)計在不改變硬件的基礎(chǔ)上可方便升級、擴展更多功能。 發(fā)表于：6/8/2011 一種基于CPLD的交通燈控制系統(tǒng)設(shè)計 本設(shè)計由于采用自頂向下法設(shè)計交通燈控制器，合理地處理燈時分配，分頻，控制顯示與編碼的相互關(guān)系，采用VHDL語言層次化和模塊化的設(shè)計方法，減少了設(shè)計芯片的數(shù)量、減少系統(tǒng)開發(fā)周期，降低了功耗，可以通過改變程序或著外部輸入來控制交通燈，經(jīng)過調(diào)試，運行正常。此設(shè)計是基于硬件描述語言VHDL，借助CPLD器件完成的數(shù)字系統(tǒng)的設(shè)計，顯示了可編程器件廣闊前景，加之工藝的改進，可編程邏輯器件的集成度和速度將進一步提高，性能將進一步完善。 發(fā)表于：6/8/2011 基于FPGA與DDR2 SDRAM的大容量異步FIFO緩存設(shè)計 為了滿足高速實時數(shù)據(jù)采集系統(tǒng)對所采集海量數(shù)據(jù)進行緩存的要求，通過研究FIFO的基本工作原理，利用FPGA和DDR2 SDRAM設(shè)計了一種高速大容量異步FIFO。使用Xilinx提供的存儲器接口生成器（MIG）實現(xiàn)FPGA與DDR2的存儲器接口，并結(jié)合片上FIFO和相應(yīng)的控制模塊完成FIFO的基本框架結(jié)構(gòu)。詳細介紹了各個組成模塊的功能和原理，并設(shè)計了專門的測試模塊。 發(fā)表于：6/7/2011 MathWorks HDL 工具新添 Xilinx FPGA 硬件驗證功能 MathWorks 日前宣布適用于 Xilinx FPGA 開發(fā)板且新添了 FPGA 在環(huán) (FIL) 功能的 EDA Simulator Link 3.3 面市。FIL 使工程師們能夠在使用 Simulink 作為系統(tǒng)級測試臺架的同時，以硬件速度驗證其設(shè)計。 發(fā)表于：6/3/2011 豐田與電裝將量產(chǎn)工程轉(zhuǎn)移到 MathWorks R2010B 版 MathWorks 今日宣布，豐田和電裝（豐田的主要汽車電子供應(yīng)商）決定將其大規(guī)模汽車產(chǎn)品開發(fā)轉(zhuǎn)移到 MathWorks R2010b 版。該版本的 MATLAB 和Simulink 產(chǎn)品系列提高了定點汽車控制系統(tǒng)生成代碼的ROM 和 RAM效率，縮減了大規(guī)模生產(chǎn)的成本。 發(fā)表于：6/3/2011 邊緣圖像連通區(qū)域標(biāo)記的算法研究和SoPC實現(xiàn) 針對二值邊緣圖像目標(biāo)點較少的特點，提出了基于目標(biāo)像素鄰域的8方向生長區(qū)域標(biāo)記算法。該算法充分利用了邊緣圖像的走向信息，提高了搜索效率，降低了堆?？臻g消耗，消除了鄰域反復(fù)掃描問題。 發(fā)表于：6/1/2011 基于SoPC的SD卡控制器IP核的設(shè)計 針對目前在嵌入式平臺中使用SD卡控制器專用芯片價格昂貴、軟件模擬SPI時序控制讀寫速度較慢的問題，提出了一種基于SoPC技術(shù)的SD卡控制器IP核設(shè)計的架構(gòu)方案。采用VHDL語言設(shè)計SD卡控制器IP核，利用自定義模塊技術(shù)將其添加到SoPC中，利用Nios II IDE編寫SD卡的基礎(chǔ)讀寫驅(qū)動軟件并移植μC/FS文件系統(tǒng)，實現(xiàn)對SD卡的文件操作。該設(shè)計具有使用方便、集成度高、數(shù)據(jù)傳輸可靠、文件格式通用等特點，在基于SoPC架構(gòu)的多用途無線防盜監(jiān)控系統(tǒng)中得到良好的應(yīng)用。 發(fā)表于：6/1/2011 基于CORDIC 2FSK調(diào)制器的FPGA設(shè)計 頻移鍵控(FSK)是用不同頻率的載波來傳遞數(shù)字信號，并用數(shù)字基帶信號控制載波信號的頻率。提出一種基于流水線CORDIC算法的2FSK調(diào)制器的FPGA實現(xiàn)方案，可有效地節(jié)省FPGA的硬件資源，提高運算速度。最后，給出該方案的硬件測試結(jié)果，驗證了設(shè)計的正確性。 發(fā)表于：6/1/2011 ?…393394395396397398399400401402…?
