日本Aⅴ免费一区二区三区,亚洲av日韩综合一区久热,国产成人羞羞爽爽影院视频网站免费

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問題，設(shè)備可以在那里重新編程。

非晶硅反熔絲FPGA提升系統(tǒng)可靠性

現(xiàn)場可編程門陣列（FPGA）技術(shù)因其提供的設(shè)計(jì)靈活性,已為系統(tǒng)設(shè)計(jì)人員廣泛采用。非晶硅反熔絲FPGA技術(shù)尤其有用,它可以提供一種高電路密度與低功耗,以及非易失性編程和高可靠性的組合。為了充分發(fā)揮其可靠性,FPGA廠商需要考慮反熔絲的崩潰（wear-out）機(jī)制,并通過一種設(shè)計(jì)、測試、軟件工具和編程控制的組合來避免崩潰。

發(fā)表于：6/1/2011

Microsemi FPGA 助力Ariane Controls開發(fā)平臺推動(dòng)智能電網(wǎng)和電動(dòng)汽車發(fā)展

致力實(shí)現(xiàn)智能、安全，以及互連世界的半導(dǎo)體技術(shù)領(lǐng)先供應(yīng)商─美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號：MSCC)宣布與電力線通信開發(fā)商Ariane Controls公司合作，為業(yè)界首個(gè)支持主要新興電動(dòng)汽車充電和相關(guān)智能電網(wǎng)標(biāo)準(zhǔn)的開發(fā)平臺提供FPGA技術(shù)。

發(fā)表于：5/31/2011

萊迪思半導(dǎo)體公司2011年第一季度業(yè)績報(bào)告；超過之前的業(yè)績預(yù)期上限

美國俄勒岡州希爾斯波羅市, 2011年4月21日, 萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今日公布截止于2011年4月2日的第一季度財(cái)務(wù)報(bào)告。

發(fā)表于：5/30/2011

SAR高速海量數(shù)據(jù)存儲與回放系統(tǒng)設(shè)計(jì)

為了解決SAR匹配成像數(shù)據(jù)以及合成孔徑雷達(dá)中頻采樣后高速海量數(shù)據(jù)的存儲問題，介紹了一種基于FPGA控制的NAND Flash數(shù)據(jù)存儲及回放系統(tǒng)設(shè)計(jì)方案。實(shí)驗(yàn)證明,該系統(tǒng)能以3 Gb/s碼流實(shí)時(shí)存儲數(shù)據(jù)具有強(qiáng)實(shí)時(shí)性，且性能穩(wěn)定，有很好的工程使用價(jià)值。

發(fā)表于：5/30/2011

獨(dú)立式多分辨率VGA/DVI壓縮存儲系統(tǒng)

一種獨(dú)立式多分辨率VGA/DVI壓縮存儲系統(tǒng)，該系統(tǒng)支持VGA/DVI輸入，同時(shí)支持SVGA、XGA、SXGA、UXGA、1080p等任意分辨率圖像的連續(xù)壓縮和存儲。在100 MHz時(shí)鐘頻率下，系統(tǒng)可以對圖像SXGA和UXGA實(shí)時(shí)壓縮為(25幀/s)和(17幀/s)。實(shí)驗(yàn)表明，在不同碼率下，系統(tǒng)的單幀圖像壓縮性能與JPEG2000標(biāo)準(zhǔn)近似，PSNR值優(yōu)于JPEG標(biāo)準(zhǔn)。

發(fā)表于：5/30/2011

賽靈思啟動(dòng)第三屆開源硬件大賽Open HW給力中國智造

來自中國電子學(xué)會、全國大學(xué)生電子設(shè)計(jì)競賽組委會、北京工業(yè)大學(xué)、賽靈思公司及德致倫、依元素、安富利、科通、緣隆、智翔等生態(tài)合作伙伴的相關(guān)領(lǐng)導(dǎo)，還有包括清華大學(xué)、上海交大等在內(nèi)的全國各大重點(diǎn)工科院校近200多位賽靈思FPGA聯(lián)合實(shí)驗(yàn)室主任及嵌入式系統(tǒng)專家，共同出席了大賽啟動(dòng)儀式。同時(shí)出席并致辭的還有中國工程研究院院士、全國大學(xué)生電子設(shè)計(jì)競賽組委會主任王越院士。

發(fā)表于：5/30/2011

基于復(fù)數(shù)浮點(diǎn)運(yùn)算的協(xié)方差矩陣的FPGA實(shí)現(xiàn)

協(xié)方差矩陣的計(jì)算是信號處理領(lǐng)域的典型運(yùn)算，是實(shí)現(xiàn)多級嵌套維納濾波器、空間譜估計(jì)、相干源個(gè)數(shù)估計(jì)以及仿射不變量模式識別的關(guān)鍵部分，廣泛應(yīng)用于雷達(dá)、聲吶、數(shù)字圖像處理等領(lǐng)域。采用FPGA(Field Programmable Gate Array)可以提高該類數(shù)字信號處理運(yùn)算的實(shí)時(shí)性，是算法工程化的重要環(huán)節(jié)。但是FPGA不適宜對浮點(diǎn)數(shù)的處理，對復(fù)雜的不規(guī)則計(jì)算開發(fā)起來也比較困難。故目前國內(nèi)外協(xié)方差運(yùn)算的FPGA實(shí)現(xiàn)都是采用定點(diǎn)運(yùn)算方式。

發(fā)表于：5/27/2011

基于麥克風(fēng)陣列聲源定位系統(tǒng)的FPGA實(shí)現(xiàn)

論述了基于麥克風(fēng)陣列的聲源定位技術(shù)的基本原理，給出了利用FPGA實(shí)現(xiàn)系統(tǒng)各模塊的設(shè)計(jì)方法。重點(diǎn)介紹了其原理和模塊的電路實(shí)現(xiàn)，給出的基于FPGA設(shè)計(jì)實(shí)驗(yàn)結(jié)果表明，系統(tǒng)最大限度發(fā)揮了FPGA的優(yōu)勢、簡化了系統(tǒng)設(shè)計(jì)、縮短了設(shè)計(jì)周期、符合設(shè)計(jì)要求。

發(fā)表于：5/27/2011

FSK／PSK調(diào)制的FPGA實(shí)現(xiàn)

基于DDS和VHDL硬件描述技術(shù)，采用大規(guī)?？删幊涕T陣列FPGA，實(shí)現(xiàn)了FSK和PSK數(shù)字調(diào)制。介紹了m偽隨機(jī)基帶碼元發(fā)生器、跳變檢測器和DDS信號發(fā)生等模塊。系統(tǒng)參數(shù)易修改、可移植性強(qiáng)、性能穩(wěn)定。

發(fā)表于：5/27/2011

CPLD的DSP多SPI端口通信設(shè)計(jì)

SPI通信方式具有硬件連接簡單、使用方便等優(yōu)點(diǎn)，應(yīng)用廣泛。采取硬件和軟件相結(jié)合的措施，可以確保SPI通信中數(shù)據(jù)流的同步，實(shí)現(xiàn)可靠通信。本文給出了DSP多SPI端口通信的設(shè)計(jì)與實(shí)現(xiàn)過程，討論了其中的關(guān)鍵技術(shù)問題。SPI多端口通信方法基于CPLD實(shí)現(xiàn)，易移植，易于實(shí)現(xiàn)功能擴(kuò)展，可廣泛應(yīng)用于各種采用SPI通信方式的自動(dòng)化裝置。

發(fā)表于：5/27/2011