国产精品亚洲av电影在线观看,h片在线观看播放网站

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

播灑FPGA的種子助力中國人才培養(yǎng)

Altera的2011亞洲創(chuàng)新設(shè)計(jì)大賽和電子設(shè)計(jì)文章競賽正如火如荼地進(jìn)行著，筆者有幸對其發(fā)起人、組織者－Altera公司大學(xué)計(jì)劃中國地區(qū)項(xiàng)目總負(fù)責(zé)人徐平波先生進(jìn)行了專訪。

發(fā)表于：6/20/2011

播灑FPGA的種子助力中國人才培養(yǎng)

徐平波先生雖已年過六旬，長期堅(jiān)持游泳，神采奕奕。自2003年7月6日正式入職Altera，就一直負(fù)責(zé)Altera的中國大學(xué)計(jì)劃。徐總說，2003年7月6日他終身難忘，因?yàn)檫@天是他夫人的生日，本打算告別職業(yè)生涯與夫人在家共享天倫之樂，卻受大學(xué)計(jì)劃---- 這一富有挑戰(zhàn)性工作的吸引，來到Altera負(fù)責(zé)這一項(xiàng)目，沒想到一做就是八年并樂此不疲。

發(fā)表于：6/20/2011

基于FPGA/CPLD的嵌入式VGA顯示系統(tǒng)

VGA(視頻圖形陣列Video Graphics Array)是IBM在1987年隨PS／2機(jī)一起推出的一種視頻傳輸標(biāo)準(zhǔn)，具有分辨率高、顯示速率快、顏色豐富等優(yōu)點(diǎn)，在彩色顯示器領(lǐng)域得到了廣泛的應(yīng)用。

發(fā)表于：6/19/2011

基于CPLD技術(shù)的數(shù)字時序控制電路

本文利用CPLD數(shù)字控制技術(shù)對時序電路進(jìn)行改進(jìn)。CPLD(Complex Programmable Logic Device)是新一代的數(shù)字邏輯器件，具有速度快、集成度高、可靠性強(qiáng)、用戶可重復(fù)編程或動態(tài)重構(gòu)其邏輯功能等特點(diǎn)。利用CPLD芯片和數(shù)字控制技術(shù)設(shè)計(jì)的時序電路，可將時序控制的精度提高到納秒級，并且工作穩(wěn)定，不受溫度的影響，有利于系統(tǒng)定位精度的提高。

發(fā)表于：6/18/2011

VGA圖形控制器的FPGA實(shí)現(xiàn)

VGA圖形控制器的FPGA實(shí)現(xiàn),VGA(視頻圖形陣列)作為一種標(biāo)準(zhǔn)的顯示接口得到廣泛的應(yīng)用。利用FPGA芯片和EDA設(shè)計(jì)方法，可以因地制宜，根據(jù)用戶的特定需要，設(shè)計(jì)出針對性強(qiáng)的VGA顯示控制器，不僅能夠大大降低成本，還可以滿足生產(chǎn)實(shí)踐中不斷變化

發(fā)表于：6/18/2011

基于CPLD/FPGA高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

本系統(tǒng)采用ARM+單片機(jī)+CPLD／FPGA的設(shè)計(jì)方案，其高速數(shù)據(jù)處理的任務(wù)可以由下位機(jī)獨(dú)立完成，并且系統(tǒng)帶有大屏幕液晶顯示器，因而脫離PC機(jī)在斷電的情況下也可以正常使用。該采集卡具備實(shí)時采集、自動存儲、即時顯示、即時反饋、自動處理、自動傳輸?shù)裙δ?。為現(xiàn)場數(shù)據(jù)的真實(shí)性、有效性、即時性、可用性提供了保證，并能方便地輸入計(jì)算機(jī)，可以應(yīng)用于智能儀器儀表、工業(yè)、農(nóng)業(yè)、商業(yè)、交通、物流、倉儲等行業(yè)。

發(fā)表于：6/18/2011

CPLD在雙軸位置檢測系統(tǒng)中的應(yīng)用

在現(xiàn)代數(shù)控系統(tǒng)中，采用 CPLD實(shí)現(xiàn)位置檢測系統(tǒng)已成為主流。新一代CPLD產(chǎn)品MAX II EPM570以面積小、集成度高和 GPIO口多等特點(diǎn)使得電路板集成度和抗干擾性都得以提高，方便結(jié)合DSP控制伺服電機(jī)位臀?？傊珻PLD器件的發(fā)展使得邏輯電子電路的設(shè)計(jì)更靈活、方便。它將推動數(shù)控機(jī)床甚至工業(yè)各領(lǐng)域的發(fā)展。

發(fā)表于：6/17/2011

萊迪思和FLEXIBILIS宣布推出支持HSR (IEC 62439-3) 協(xié)議的首個FPGA以太網(wǎng)交換IP核

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）和Flexibilis Oy今日宣布了即可獲取Flexibilis以太網(wǎng)交換（FES）IP核。三速（10Mbps/100Mbps/1Gbps）FES IP核工作在以太網(wǎng)第2層，每個端口具有Gigabit的轉(zhuǎn)換能力。支持Gigabit光纖和Gigabit雙絞線銅以太網(wǎng)接口。支持的服務(wù)質(zhì)量高達(dá)每端口四個隊(duì)列。這些以太網(wǎng)交換IP核有五個版本，根據(jù)端口數(shù)和功能而不同：

發(fā)表于：6/15/2011

基于CPLD的雙屏結(jié)構(gòu)液晶控制器的研究與設(shè)計(jì)

可編程邏輯器件CPLD體積小功能強(qiáng)大。HDL語言簡練,設(shè)計(jì)思想、電路結(jié)構(gòu)和邏輯關(guān)系清晰,本文著重介紹使用Verilog設(shè)計(jì)CPLD實(shí)現(xiàn)雙屏顯示液晶控制器的功能。

發(fā)表于：6/15/2011

基于CPLD的PSK系統(tǒng)設(shè)計(jì)

本論文主要討論和仿真了基于CPLD的PSK系統(tǒng)單元設(shè)計(jì)，在闡述調(diào)制解調(diào)系統(tǒng)的基本原理與設(shè)計(jì)方法的同時，又詳細(xì)地介紹了系統(tǒng)的總體電路框圖及各個模塊的具體軟硬件實(shí)現(xiàn)。作者以VHDL作為設(shè)計(jì)的硬件描述語言，在Altera公司的Maxplus2開發(fā)平臺上進(jìn)行了程序設(shè)計(jì)及波形仿真。“自頂向下”是本設(shè)計(jì)的主要特色，所有程序都通過了以EPM7128SLC84-7作為主芯片的CPLD實(shí)驗(yàn)開發(fā)板的硬件調(diào)試。

發(fā)表于：6/15/2011