一種基于CPLD的PWM控制電路設(shè)計(jì)

在直流伺服控制系統(tǒng)中,通過(guò)專用集成芯片或中小規(guī)模的數(shù)字集成電路構(gòu)成的傳統(tǒng)PWM控制電路往往存在電路設(shè)計(jì)復(fù)雜,體積大,抗干擾能力差以及設(shè)計(jì)困難、設(shè)計(jì)周期長(zhǎng)等缺點(diǎn)因此PWM控制電路的模塊化、集成化已成為發(fā)展趨勢(shì).它不僅可以使系統(tǒng)體積減小、重量減輕且功耗降低,同時(shí)可使系統(tǒng)的可靠性大大提高.隨著電子技術(shù)的發(fā)展,特別是專用集成電路(ASIC)設(shè)計(jì)技術(shù)的日趨完善,數(shù)字化的電子自動(dòng)化設(shè)計(jì)(EDA)工具給電子設(shè)計(jì)帶來(lái)了巨大變革,尤其是硬件描述語(yǔ)言的出現(xiàn),解決了傳統(tǒng)電路原理圖設(shè)計(jì)系統(tǒng)工程的諸多不便.針對(duì)以上情況,本文給出一種基于復(fù)雜可編程邏輯器件(CPLD)的PWM控制電路設(shè)計(jì)和它的仿真波形.

發(fā)表于：6/26/2011

基于CPLD／PPGA的出租車計(jì)費(fèi)系統(tǒng)

介紹了出租車計(jì)費(fèi)器系統(tǒng)的組成及工作原理，簡(jiǎn)述了在EDA平臺(tái)上用單片CPLD器件構(gòu)成該數(shù)字系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)過(guò)程。論述了車型調(diào)整模塊、計(jì)程模塊、計(jì)費(fèi)模塊、譯碼動(dòng)態(tài)掃描模塊等的設(shè)計(jì)方法與技巧。

發(fā)表于：6/25/2011

基于FPGA的軟件無(wú)線電可編程DDC的設(shè)計(jì)

本文所設(shè)計(jì)的簡(jiǎn)單DDC系統(tǒng)可以完成基本的下變頻功能，適用于各種需要進(jìn)行下變頻的場(chǎng)合。并可免去使用專業(yè)DDC芯片的麻煩，有效實(shí)現(xiàn)所期望的功能。程序設(shè)計(jì)和實(shí)驗(yàn)表明，將接收進(jìn)來(lái)的經(jīng)過(guò)采樣量化的數(shù)字中頻信號(hào)進(jìn)行數(shù)字式下變頻在單片F(xiàn)PGA中完成是完全可行的?！?/a>

基于FPGA的多路I2C總線設(shè)計(jì)與實(shí)現(xiàn)

介紹了一種基于FPGA的多路I2C總線設(shè)計(jì)與實(shí)現(xiàn)。主要包括系統(tǒng)處理器、局部總線、FPGA邏輯模塊、負(fù)載設(shè)備幾部分，實(shí)現(xiàn)了從處理器局部總線到I2C協(xié)議的轉(zhuǎn)換及其多路擴(kuò)展，使系統(tǒng)具有多個(gè)I2C總線通道，且每一路I2C總線上能掛載多個(gè)不同的主設(shè)備或從設(shè)備。該系統(tǒng)中各路I2C總線相互獨(dú)立工作，沒(méi)有干擾和影響。

發(fā)表于：6/24/2011

基于CPLD的視頻疊加

本文介紹了電視機(jī)行場(chǎng)掃描的原理，提出了一種視頻信號(hào)疊加的思路，采用CPLD作為控制器，方便靈活，只需根據(jù)一定的算法還可實(shí)現(xiàn)任意圖形和漢字字符的疊加，由于時(shí)間有限，本文不再敘述。

發(fā)表于：6/24/2011

基于CPLD的電梯運(yùn)行控制器的設(shè)計(jì)

該系統(tǒng)軟件設(shè)計(jì)中，成功編譯并仿真VHDL源程序，且對(duì)仿真圖進(jìn)行合理分析。在硬件實(shí)驗(yàn)過(guò)程中，對(duì)VHDL源程序進(jìn)行成功下載，所得實(shí)驗(yàn)結(jié)果與軟件仿真結(jié)果完全相符，從而證明電梯運(yùn)行控制器的設(shè)計(jì)滿足系統(tǒng)功能要求。

發(fā)表于：6/24/2011

Leon3軟核的FPGA SelectMap接口配置設(shè)計(jì)

摘要：與通常采用外圍的CPLD器件和CPU來(lái)產(chǎn)生配置接口控制邏輯的方法不同，本文設(shè)計(jì)了采用嵌入到FPGA的Leon3開(kāi)源CPU軟核來(lái)控制實(shí)現(xiàn)Virtex系列FPGA的SelectMap接口配置的方法，可將其應(yīng)用于對(duì)FPGA芯片的在線配置。該方

發(fā)表于：6/24/2011

LIFO或FIFO：測(cè)量數(shù)據(jù)中心以太網(wǎng)時(shí)延方法探討

時(shí)延是數(shù)據(jù)中心以太網(wǎng)的一個(gè)關(guān)鍵性能指標(biāo)。這是因?yàn)樵诟哳l率金融交易(HFT)、高性能計(jì)算(HPC)和類似的性能敏感型環(huán)境中，超低時(shí)延10GbE交換功能是處理巨大網(wǎng)絡(luò)流量的關(guān)鍵，這常常意味著每天上百萬(wàn)次的

發(fā)表于：6/24/2011

基于FPGA的彩色圖像增強(qiáng)系統(tǒng)

設(shè)計(jì)一個(gè)基于FPGA的實(shí)時(shí)視頻圖像處理系統(tǒng)，包含增強(qiáng)對(duì)比度擴(kuò)展和色飽和度兩種處理方法，相比于DSP和ASIC方案來(lái)說(shuō)，F(xiàn)PGA在性能和靈活性方面具有絕對(duì)優(yōu)勢(shì)，應(yīng)用FPGA設(shè)計(jì)視頻通信系統(tǒng)更普遍。

發(fā)表于：6/24/2011

基于Spartan-3E的安全通信系統(tǒng)的實(shí)現(xiàn)

服務(wù)器端采用XILINX公司的Spartan-3e開(kāi)發(fā)平臺(tái)，在該平臺(tái)上構(gòu)建基于MicrBlaze處理器和Xilkernel操作系統(tǒng)的嵌入式系統(tǒng)，在該系統(tǒng)中通過(guò)定制AES加密IP、鍵盤(pán)IP、LCD IP、通用擴(kuò)展接口控制IP并添加EDK中自帶的網(wǎng)絡(luò)控制器IP、串口IP等，服務(wù)器端的系統(tǒng)結(jié)構(gòu)框圖如圖1所示。當(dāng)服務(wù)器端收到經(jīng)過(guò)AES加密的請(qǐng)求IP數(shù)據(jù)包時(shí)，在服務(wù)器端，信息需要經(jīng)過(guò)AES解密處理，根據(jù)解密后信息分析并提取請(qǐng)求方的ID信息和IP信息，客戶端的ID信息是唯一的授權(quán)證號(hào)，根據(jù)客戶端的ID信息，作出相應(yīng)的處理。

發(fā)表于：6/24/2011