頭條 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新資訊 基于FPGA的任意波形发生器设计与研究 在此基于DDS技术进行任意波形发生器的研制。以单片机为控制核心，采用FPGA芯片EP1C3T144C8，通过使用相位累加器和波形ROM等模块实现DDS功能，可产生正弦波、方波、三角渡与锯齿波等常规波形，而且能够产生任意波形，并通过键盘一一对应波形，从而满足研究的需要。最后给出系统产生的测试数据，并对影响频谱纯度的杂散与噪声产生的原因进行分析。 發(fā)表于：2011/7/2 基于NiosⅡ软核的嵌入式多路视频点播系统 SOPC =NiosⅡ软核+FPGA这个创新的概念为嵌入式设计带来的极大的便利和灵活性。利用强大的SOPC开发平台和丰富的IP资源，可大量缩短系统设计周期，而且系统的改进也变得十分方便。本文提出的通过把用户自定义的硬盘读写模块整合到SOPC平台上，与NiosⅡ无缝接合，成功实现了多路视频数据的并发点播。 發(fā)表于：2011/7/2 基于XQ2V1000 FPGA的数字脉冲压缩系统实 本文基于快速傅里叶IP核可复用和重配置的特点，实现一种频域的FPGA数字脉压处理器，能够完成正交输入的可变点LFM信号脉冲压缩，具有设计灵活，调试方便，可扩展性强的特点。 發(fā)表于：2011/7/2 基于CPLD的GPIB控制器 GPIB控制器芯片是组建自动测试系统的核心，在测试领域应用广泛。本文拟讨论用ALTERA公司的低成本CPLD来实现GPIB控制器的功能。GPIB控制器芯片的硬件设计主要分为状态机的实现、数据通道和微处理接口的设计。本文重点介绍了各个模块的实现原理。 發(fā)表于：2011/7/2 基于CPLD的键盘控制器设计 由于CPLD的可再编程性质，可以将同一装置用于不同的键盘和产品，而收到高产量、低成本的效果，同时也节约了单片机的资源以做它用。可再编程的特点辅之简便易用的设计工具，使设计可以进行晚期更改，提高了产品设计的灵活性，降低了风险。在单片机应用系统中，利用键盘接口输入数据，是实现现场实时调试、数据调整和各种参数设置最常用的方法。单片机的外围键盘扩展电路有多种实现方式，例如直接利用单片机的I／O接口，或者采用8255A接口芯片，就可以实现外围键盘的扩展功能。但是，在这些方法中，键盘扩展电路需要占用单片机的资源对按键 發(fā)表于：2011/7/1 基于CPLD/FPGA的多功能分频器的设计与实现 分频器在CPLD/FPGA设计中使用频率比较高,尽管目前大部分设计中采用芯片厂家集成的锁相环资源 ,但是对于要求奇数倍分频（如3、5等）、小数倍（如2.5、3.5等）分频、占空比50%的应用场合却往往不能满足要求。硬件工程师希望有一种灵活的设计方法,根据需要,在实验室就能设计分频器并马上投入使用,更改频率时无需改动原器件或电路板,只需重新编程,在数分钟内即可完成。为此本文基于 CPLD/FPGA用原理图和VHDL语言混合设计实现了一多功能通用分频器。 發(fā)表于：2011/7/1 基于嵌入式NiosⅡ软核的串口直接读写寄存器方式编程 基于嵌入式NiosⅡ软核的串口直接读写寄存器方式编程,讨论了NiosⅡ软棱的串口直接读写寄存器方式的编程方法，并给出了参考源代码。它与C语言的标准输入／输出语句相比，可极大地缩短程序执行时间，并使得CPU能同时处理其他事务。根据此代码编写了应用测试程序，并进行了测试。测试结果显示串口通信运行良好，较为稳定。 發(fā)表于：2011/7/1 基于FPGA的线阵CCD驱动设计 使用FPGA器件实现对CCD驱动器的设计，很好的满足了CCD应用向高速、小型化、智能化发展的需求。在设计中，首先必须清楚CCD驱动时序的要求，并利用硬件描述语言进行科学的编程，这样才能有效地完成设计需求。本文通过一个设计实例，来说明利用FPGA设计CCD驱动器的方法，经过仿真测试，验证了该设计满足CCD驱动要求。 發(fā)表于：2011/7/1 CPLD在线缆快速测试技术中的应用 本文作者创新点：利用CPLD 器件I/O 接口多的优点，创新地将CPLD 引入到线缆测试技术中，实现了多条线缆连通性的同时测量。仿真实验证明设计思路正确，方案可行，为高效、准确地实现电气柜线缆组的测试提供了新的、有效的途径。 發(fā)表于：2011/7/1 基于梯形图-VHDL的CPLD开发方法研究 如果直接采用原理图输入工具或VHDL语言描述的方法来设计顺序控制逻辑电路，则设计效率不高。这是因为顺序控制逻辑电路中包含大量的I/O信号，控制逻辑就是这些I/O信号的逻辑组合，这些I/O信号在整个控制逻辑中会被大量引用，而原理图输入工具中的元件如逻辑门和触发器等的输入引脚数是固定的，逻辑引用不够灵活，同时，I/O信号的大量引用又会使连线过于复杂。VHDL是一种文本设计工具，不是顺序控制逻辑电路设计的专用工具，直接用它编写的顺序控制逻辑程序结构零乱，不够直观，编程及调试效率都不高。 發(fā)表于：2011/7/1 <…385386387388389390391392393394…>
