亚洲一区二区三区无码久久精品,加勒比HEZYO无码专区

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開(kāi)發(fā)的現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無(wú)需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問(wèn)題，設(shè)備可以在那里重新編程。

賽靈思 ISE 13.2 設(shè)計(jì)套件為 Kintex-7 和 Virtex-7 FPGA 提供部分重配置功能，大幅提升工作效率

全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx,Inc. (NASDAQ:XLNX）)今天宣布推出最新版 ISE® 13.2 設(shè)計(jì)套件，為28nm 7系列產(chǎn)品，包括將于近期面世的Virtex-7 VX485T提供支持。同時(shí)，最新版本的ISE設(shè)計(jì)套件將采用堆疊硅片互聯(lián)技術(shù)構(gòu)建的業(yè)界最高密度的 Virtex®-7 2000T 器件的設(shè)計(jì)性能提高了 25%。最新版 ISE 軟件還增強(qiáng)了 PlanAhead? 設(shè)計(jì)分析工具的功能，不僅為 Virtex-7 和 Kintex-7 提供部分重配置功能支持，而且其前端到后端綜合項(xiàng)目管理環(huán)境提高了 Spartan®-6 FPGA、Virtex-6 FPGA 以及所有三個(gè) 7 系列產(chǎn)品的設(shè)計(jì)效率，包括為低成本的 Artix-7 系列提供初期支持。

發(fā)表于：7/7/2011

基于DSP與CPLD的智能變電站電網(wǎng)IED設(shè)計(jì)

著重介紹基于CPLD與DSP架構(gòu)的智能變電站電網(wǎng)IED（Intelligent Electronic Device，智能電力監(jiān)測(cè)裝置）的硬件架構(gòu)和軟件流程。著重闡述了“高速A/D轉(zhuǎn)換器+CPLD”在信號(hào)采集過(guò)程中的優(yōu)勢(shì)，以及多路信號(hào)如何通過(guò)CPLD被DSP選擇。DSP對(duì)信號(hào)進(jìn)行處理，并利用FFT算法的結(jié)果分析電網(wǎng)的功率因素和諧波含量。

發(fā)表于：7/7/2011

基于DSP+CPLD的交流電機(jī)調(diào)速在水處理控制中的應(yīng)用

生化反應(yīng)池在水處理過(guò)程中非常重要。需要通過(guò)調(diào)整風(fēng)機(jī)的轉(zhuǎn)速控制反應(yīng)池中的DO值。理論上應(yīng)該通過(guò)調(diào)節(jié)電動(dòng)機(jī)的轉(zhuǎn)速來(lái)實(shí)現(xiàn)，但實(shí)際上卻是利用擋板閥門(mén)后者放空的方法進(jìn)行調(diào)節(jié)。這種方法極大地浪費(fèi)了電力資源。以美國(guó)TI公司推出的TMS320LF2407為代表的面向電機(jī)控制的高性能數(shù)字信號(hào)處理可以對(duì)電機(jī)進(jìn)行精確控制，大大提高了交流電機(jī)的性能，能夠設(shè)計(jì)出性能優(yōu)良的控制系統(tǒng)。

發(fā)表于：7/7/2011

汽車(chē)信息娛樂(lè)應(yīng)用中PLD管理圖像數(shù)據(jù)

MachXO2器件可以部署在汽車(chē)輔助駕駛系統(tǒng)來(lái)管理來(lái)自攝像機(jī)的圖像的顯示和操作(縮放，旋轉(zhuǎn)等)。MachXO2器件可以從一臺(tái)攝像機(jī)到其他攝像機(jī)顯示圖像之間進(jìn)行動(dòng)態(tài)切換，或?qū)烧呓M合在一起。

發(fā)表于：7/7/2011

基于SOPC技術(shù)的EPA現(xiàn)場(chǎng)控制器的設(shè)計(jì)[圖]

在完成整個(gè)設(shè)計(jì)，控制器接入EPA網(wǎng)絡(luò)中能夠正常運(yùn)行。由于控制器中的處理器使用的是FPGA芯片，有較強(qiáng)的靈活性，能夠進(jìn)行編程、除錯(cuò)、再編程和重復(fù)操作，因而可以充分地進(jìn)行設(shè)計(jì)開(kāi)發(fā)和驗(yàn)證。當(dāng)電路有少量改動(dòng)時(shí)候，更凸現(xiàn)出其優(yōu)勢(shì)，其現(xiàn)場(chǎng)編程能力可以延長(zhǎng)產(chǎn)品在市場(chǎng)上的壽命，可以用來(lái)系統(tǒng)升級(jí)，從而大大提高了控制器的性能。

發(fā)表于：7/6/2011

基于FPGA的RS232異步串行口IP核設(shè)計(jì)

　數(shù)據(jù)采集系統(tǒng)經(jīng)常采用UART異步串行通信接口作為系統(tǒng)的短距離串行通信。相對(duì)于傳統(tǒng)的UART器件來(lái)說(shuō)，把具有UART功能的IP核集成在FPGA中的更有利于提高數(shù)據(jù)采集系統(tǒng)的可靠性和穩(wěn)定性，減小電路板面積。該系統(tǒng)設(shè)計(jì)的UART IP核通過(guò)仿真驗(yàn)證，經(jīng)綜合、編譯、嵌入FPGA，成功實(shí)現(xiàn)系統(tǒng)通信。

發(fā)表于：7/6/2011

基于Q-Coder算術(shù)編碼器的IP核設(shè)計(jì)

本文提出的一種實(shí)現(xiàn)算術(shù)編碼的集成電路IP核，經(jīng)過(guò)仿真和FPGA驗(yàn)證，能夠符合JPEG2000標(biāo)準(zhǔn)，仿真結(jié)果表明，在相同的條件下，該IP核編碼所需時(shí)間僅約為軟件編碼所需時(shí)間的40%，從而大大提高了算術(shù)編碼的效率，使得將來(lái)其應(yīng)用于實(shí)時(shí)處理系統(tǒng)成為可能；并且將來(lái)可以定制所需的ASIC電路，用于新一代數(shù)字照相機(jī)等具有廣泛市場(chǎng)前景的項(xiàng)目。

發(fā)表于：7/6/2011

一種基于PCI IP核的碼流接收卡的設(shè)計(jì)

本系統(tǒng)采用FPGA加PCI IP核的模式實(shí)現(xiàn)對(duì)高速、大容量DVB傳輸流的實(shí)時(shí)傳輸，實(shí)現(xiàn)了系統(tǒng)設(shè)計(jì)的目標(biāo)。選擇PCI總線可以保證在足夠的帶寬下進(jìn)行數(shù)據(jù)傳輸。FPGA的應(yīng)用易于在線升級(jí)電路，擴(kuò)充平臺(tái)的功能。IP核的使用使硬件電路更為簡(jiǎn)潔、可靠。經(jīng)過(guò)驗(yàn)證，本文設(shè)計(jì)的系統(tǒng)可以很好地實(shí)現(xiàn)DVB-ASI信號(hào)的接收功能，同時(shí)，也可以作為其它DVB-ASI應(yīng)用的基礎(chǔ)平臺(tái)，有著良好的應(yīng)用前景。

發(fā)表于：7/6/2011

SOC芯片技術(shù)及在安防集成系統(tǒng)中的應(yīng)用

微電子的加工技術(shù)已達(dá)到這樣的程度：能在硅片上制作出電子系統(tǒng)需要的所有部件，包括各種有源和無(wú)源的元器件、互連線，甚至機(jī)械部件。因此，已具有了由集成電路(IC)向系統(tǒng)集成（IS）發(fā)展的條件。

發(fā)表于：7/6/2011

基于PC和FPGA的運(yùn)動(dòng)控制系統(tǒng)

針對(duì)運(yùn)動(dòng)控制系統(tǒng)對(duì)高速度與高精度的要求，基于二次插補(bǔ)原理及最小偏差插補(bǔ)法，提出一種以PC機(jī)為主控制器、FPGA為從控制器的主從式運(yùn)動(dòng)控制系統(tǒng)的設(shè)計(jì)。主控制器的功能是對(duì)系統(tǒng)運(yùn)行過(guò)程進(jìn)行控制規(guī)劃和粗插補(bǔ)；從控制器的功能是對(duì)加工進(jìn)行精插補(bǔ)和執(zhí)行速度控制。該系統(tǒng)在Matlab環(huán)境下進(jìn)行了插補(bǔ)仿真，并在兩軸數(shù)控雕刻床上進(jìn)行了加工測(cè)試，驗(yàn)證了系統(tǒng)的可靠性與高精度。加工精度可達(dá)0.01 mm,為高精度、高速插補(bǔ)數(shù)控系統(tǒng)提供了有效的解決方案。

發(fā)表于：7/5/2011