123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于FPGA IP核的線性調(diào)頻信號(hào)脈沖壓縮

　本文主要介紹了一種利用FPGA IP核設(shè)計(jì)線性調(diào)頻信號(hào)脈沖壓縮的方法，通過各種仿真與實(shí)際測試表明脈沖壓縮結(jié)果正確。這種基于IP核的模塊化設(shè)計(jì)方法非常靈活，參數(shù)的設(shè)置和修改方便，大大縮減了設(shè)計(jì)的開發(fā)周期。需要注意的是，雖然IP核的內(nèi)部結(jié)構(gòu)和實(shí)現(xiàn)功能已經(jīng)固定，但設(shè)計(jì)時(shí)也要結(jié)合算法原理和IP核的自身特點(diǎn)綜合考慮，對(duì)參數(shù)進(jìn)行合理設(shè)置，以便獲得硬件資源和運(yùn)算速度的最優(yōu)化。

發(fā)表于：7/11/2011

基于NiosII的SOPC中EEPROM Controller Core的設(shè)計(jì)

本文設(shè)計(jì)了基于NiosII的EEPROM Controller Core，設(shè)計(jì)包括了HDL語言描述的硬件部分和軟件驅(qū)動(dòng)程序，并將Controller Core添加到SOPC Builder的庫中，最后下載到Stratix1S10的 FPGA上，通過讀寫函數(shù)對(duì)其進(jìn)行了驗(yàn)證。同時(shí)，本次設(shè)計(jì)也為開發(fā)其它基于SOPC的Controller Core提供了一個(gè)范例。

發(fā)表于：7/10/2011

基于FPGA的NoC驗(yàn)證平臺(tái)的構(gòu)建

在過去的幾年里，一些研究機(jī)構(gòu)提出了對(duì)于NoC不同抽象層次的驗(yàn)證方法的研究，一般的NoC驗(yàn)證是基于軟件的仿真和建模，如：用C、C++、SvstemC進(jìn)行系統(tǒng)級(jí)建模仿真，這樣驗(yàn)證很靈活，但在仿真時(shí)間上卻開銷很大。本文提出的基于FPGA的NoC驗(yàn)證平臺(tái)在仿真速度方面是一般基于HDL的軟件仿真的16 000倍，而基于PC機(jī)編寫的NoC軟件更增強(qiáng)了該平臺(tái)的靈活性和實(shí)用性。

發(fā)表于：7/10/2011

基于FPGA技術(shù)的智能導(dǎo)盲犬設(shè)計(jì)

本設(shè)計(jì)基于FPGA技術(shù)在Altera公司的DEl開發(fā)平臺(tái)進(jìn)行開發(fā)，設(shè)計(jì)中需要大量進(jìn)行實(shí)時(shí)圖像處理，波形處理，以及多個(gè)進(jìn)程的并行處理，對(duì)處理器的性能要求比較高，而基于Altera NiosⅡ可以很好地滿足算法的速度和精度的雙重要求。同時(shí)豐富的IP盒可供直接使用，方便高效。在設(shè)計(jì)構(gòu)架過程中，需要將Avalon總線上各個(gè)IP的時(shí)序進(jìn)行綜合，方便FPGA處理器進(jìn)行處理，避免錯(cuò)誤和損失。同時(shí)，如何提高導(dǎo)盲系統(tǒng)的魯棒性也是一個(gè)值得解決的有意義的工作。

發(fā)表于：7/10/2011

MP3數(shù)字播放機(jī)系統(tǒng)的FPGA設(shè)計(jì)

數(shù)字播放機(jī)的一般解決方案是采用軟件形式（如基于Windows或其他OS基礎(chǔ)上的“Internet Audio Player”）或硬件形式（如“Portable MP3 Player”）。如Diamond Multimedia公司的Rio PMP300和Rio PMP500 MP3數(shù)字播放機(jī)分別采用Actel公司的A40MX04和A40MX09 FPGA實(shí)現(xiàn)其特殊應(yīng)用功能。FP GA能滿足整個(gè)系統(tǒng)的價(jià)格、功耗和性能要求。A40MX04提供547個(gè)邏輯模塊，它們可配置做為組合邏輯或273個(gè)觸發(fā)器和實(shí)現(xiàn)接口邏輯的69個(gè)I/O。A40MX04和A40MX09很容易滿足48MHz速度要求。它們靈活的結(jié)構(gòu)使系統(tǒng)設(shè)計(jì)人員能在每種MP3播放機(jī)中最佳地實(shí)現(xiàn)各種功能。

發(fā)表于：7/9/2011

一種車位鎖管理系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)

無線收發(fā)模塊分為無線遙控器和接收模塊兩部分，用于實(shí)現(xiàn)用戶層車位鎖節(jié)點(diǎn)的開閉控制，即通過無線遙控器上的控制按鈕，向車位鎖的接收器發(fā)送控制信號(hào)，接收器進(jìn)行信號(hào)解碼后傳遞給控制器處理，實(shí)現(xiàn)車位鎖的自動(dòng)開閉控制。

發(fā)表于：7/9/2011

基于FPGA的嵌入式系統(tǒng)USB接口設(shè)計(jì)

基于FPGA的嵌入式系統(tǒng)USB接口設(shè)計(jì),摘要：設(shè)計(jì)基于FPGA的IP-BX電話應(yīng)用系統(tǒng)，用于傳統(tǒng)的電話網(wǎng)絡(luò)(PSTN)與PC機(jī)之間的接口連接。USB2．0接口器件EZ-USB FX2 CY7C68013A-56工作在slave FIFO模式，為基于FPGA的嵌入式系統(tǒng)與PC機(jī)之間提供數(shù)據(jù)和命令通道，從

發(fā)表于：7/9/2011

基于FPGA的工控領(lǐng)域監(jiān)控系統(tǒng)設(shè)計(jì)

該系統(tǒng)的功能主要是實(shí)現(xiàn)對(duì)工控領(lǐng)域后臺(tái)裝置的溫度信號(hào)和電壓信號(hào)的實(shí)時(shí)雙監(jiān)控。其中溫度信號(hào)可根據(jù)PT電阻值隨溫度變化的線性關(guān)系將溫度信號(hào)轉(zhuǎn)換為0～2．5 V變化的電壓信號(hào)。然后送給AD7705的l通道。電壓信號(hào)則可用變壓器轉(zhuǎn)換為O～2．5 V的電壓信號(hào)，送給AD7705的2通道，從而實(shí)現(xiàn)對(duì)溫度和電壓兩路信號(hào)的采集。

發(fā)表于：7/9/2011

基于ispPAC技術(shù)的濾波器設(shè)計(jì)

用ispPAC-Designer設(shè)計(jì)模擬濾波器極其方便，用一臺(tái)PC機(jī)就可以代替通常的示波器，掃頻儀和面包板，便工作效率得到很大提高，并且可以根據(jù)用戶的需要對(duì)系統(tǒng)作出調(diào)整而無須對(duì)PCB板作出任何改動(dòng)，只須通過軟件在PC機(jī)中進(jìn)行重新設(shè)計(jì)和性能仿真，然后下載到芯片中即可。整個(gè)工作在數(shù)小時(shí)內(nèi)就能完成。

發(fā)表于：7/8/2011

一種ASIC硬件圖像匹配最大互相關(guān)算法的設(shè)計(jì)和實(shí)現(xiàn)

一種ASIC硬件圖像匹配最大互相關(guān)算法的設(shè)計(jì)和實(shí)現(xiàn),圖像匹配是指通過一定的匹配算法在兩幅或多幅圖像之間識(shí)別同名點(diǎn)，如二維圖像匹配中通過比較目標(biāo)區(qū)和搜索區(qū)中相同大小的窗口的相關(guān)系數(shù)，取搜索區(qū)中相關(guān)系數(shù)最大所對(duì)應(yīng)的窗口中心點(diǎn)作為同名點(diǎn)。其實(shí)質(zhì)是在基元相似性

發(fā)表于：7/8/2011