頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設備可以在那里重新編程。 最新資訊 基于SOPC的指紋識別系統(tǒng)設計 指紋識別系統(tǒng)一般由指紋圖像采集、指紋圖像預處理、指紋特征提取、指紋特征匹配、特征數(shù)據(jù)庫等幾部分組成。指紋識別系統(tǒng)的原理框圖如圖1所示。該系統(tǒng)首先由指紋采集設備采集到指紋圖像并將其轉(zhuǎn)化為數(shù)字圖像；然后對指紋數(shù)字圖像進行預處理，再通過圖像增強、分割、平滑、細化等處理過程得到便于指紋特征提取的數(shù)字圖像：接著提取細化后的圖像細節(jié)特征點；最后將提取到的特征與特征數(shù)據(jù)庫中的特征數(shù)據(jù)進行匹配，并輸出識別結果。 發(fā)表于：7/11/2011 如何提高基于FPGA的原型的可視性 采用基于現(xiàn)場可編程門陣列(FPGA)的原型的驗證團隊面臨的最大挑戰(zhàn)之一在于當原型系統(tǒng)未能發(fā)揮期望的性能時了解原型系統(tǒng)的內(nèi)部行為。分析和調(diào)試這些設計的一個關鍵因素是難以觀察內(nèi)部信號。 發(fā)表于：7/11/2011 FPGA的嵌入式系統(tǒng)USB接口設計 FPGA的嵌入式系統(tǒng)USB接口設計,摘要：設計基于FPGA的IP-BX電話應用系統(tǒng)，用于傳統(tǒng)的電話網(wǎng)絡(PSTN)與PC機之間的接口連接。USB2．0接口器件EZ-USB FX2 CY7C68013A-56工作在slave FIFO模式，為基于FPGA的嵌入式系統(tǒng)與PC機之間提供數(shù)據(jù)和命令通道，從 發(fā)表于：7/11/2011 CypressPowerPSoCMR16LED照明設計方案 Cypress公司的PowerPSoC集成了可編程的系統(tǒng)級芯片技術,業(yè)界最好的功率電子控制器和開關器件,很方便創(chuàng)建照明應用的功率系統(tǒng)級解決方案.器件內(nèi)部有四個32V低邊N-溝功率FET,開關頻率可配置高達2MHz,1.0A時RDS(ON)為0.5歐姆,四個滯后控制器,四個低邊柵極驅(qū)動器,四個精密的高邊電流檢測放大器,三個16位LED調(diào)光調(diào)制器:PrISM,DMM,和PWM,六個快速響應(100ns)電壓比較器,六個8位參考DAC,以及處理速度高達24MHz的M8CCPU核,主要用于各種LE 發(fā)表于：7/11/2011 雙網(wǎng)傳真機的編譯碼電路設計與實現(xiàn) 對雙網(wǎng)數(shù)字傳真機硬件系統(tǒng)中的編碼和譯碼電路進行設計，并采用FPGA芯片進行系統(tǒng)實現(xiàn)和驗證。其中的編譯碼電路分別采用兩級編碼和快速譯碼的思路，利用硬件描述語言設計和仿真，簡化了邏輯電路的實現(xiàn)。驗證測試表明，該電路增強了系統(tǒng)的穩(wěn)定性和可靠性，提高了編譯碼效率，縮短了開發(fā)周期。 發(fā)表于：7/11/2011 基于單片機和FPGA的網(wǎng)絡數(shù)據(jù)加密實現(xiàn) 介紹了基于單片機、FPGA的網(wǎng)絡數(shù)據(jù)加密實現(xiàn)。整個系統(tǒng)由單片機，F(xiàn)PGA和E1通信接口組成。流密碼加密算法采用A5／l和W7算法。采用VHDL硬件語言實現(xiàn)FPGA功能。該硬件加密系統(tǒng)具有較好的安全性。 發(fā)表于：7/11/2011 基于FPGA IP核的線性調(diào)頻信號脈沖壓縮 本文主要介紹了一種利用FPGA IP核設計線性調(diào)頻信號脈沖壓縮的方法，通過各種仿真與實際測試表明脈沖壓縮結果正確。這種基于IP核的模塊化設計方法非常靈活，參數(shù)的設置和修改方便，大大縮減了設計的開發(fā)周期。需要注意的是，雖然IP核的內(nèi)部結構和實現(xiàn)功能已經(jīng)固定，但設計時也要結合算法原理和IP核的自身特點綜合考慮，對參數(shù)進行合理設置，以便獲得硬件資源和運算速度的最優(yōu)化。 發(fā)表于：7/11/2011 基于NiosII的SOPC中EEPROM Controller Core的設計 本文設計了基于NiosII的EEPROM Controller Core，設計包括了HDL語言描述的硬件部分和軟件驅(qū)動程序，并將Controller Core添加到SOPC Builder的庫中，最后下載到Stratix1S10的 FPGA上，通過讀寫函數(shù)對其進行了驗證。同時，本次設計也為開發(fā)其它基于SOPC的Controller Core提供了一個范例。 發(fā)表于：7/10/2011 基于FPGA的NoC驗證平臺的構建 在過去的幾年里，一些研究機構提出了對于NoC不同抽象層次的驗證方法的研究，一般的NoC驗證是基于軟件的仿真和建模，如：用C、C++、SvstemC進行系統(tǒng)級建模仿真，這樣驗證很靈活，但在仿真時間上卻開銷很大。本文提出的基于FPGA的NoC驗證平臺在仿真速度方面是一般基于HDL的軟件仿真的16 000倍，而基于PC機編寫的NoC軟件更增強了該平臺的靈活性和實用性。 發(fā)表于：7/10/2011 基于FPGA技術的智能導盲犬設計 本設計基于FPGA技術在Altera公司的DEl開發(fā)平臺進行開發(fā)，設計中需要大量進行實時圖像處理，波形處理，以及多個進程的并行處理，對處理器的性能要求比較高，而基于Altera NiosⅡ可以很好地滿足算法的速度和精度的雙重要求。同時豐富的IP盒可供直接使用，方便高效。在設計構架過程中，需要將Avalon總線上各個IP的時序進行綜合，方便FPGA處理器進行處理，避免錯誤和損失。同時，如何提高導盲系統(tǒng)的魯棒性也是一個值得解決的有意義的工作。 發(fā)表于：7/10/2011 ?…378379380381382383384385386387…?
