高密度FIFO器件在視頻和圖像領(lǐng)域中的應(yīng)用

許多市場(chǎng)領(lǐng)域（包括視頻廣播、軍事、醫(yī)學(xué)影像、基站）都得益于使用高密度 FIFO 器件方案的使用，其具有可編程的特點(diǎn)。并且比 SDRAM + FPGA 的體系結(jié)構(gòu)可以顯著節(jié)省成本和改進(jìn)視頻質(zhì)量，使用系統(tǒng)級(jí)編程，可以使高密度 FIFO 設(shè)計(jì)更簡(jiǎn)單，成本更低。在這篇文章中，我們將首先介紹幾個(gè)視頻應(yīng)用，了解其數(shù)據(jù)路徑及需要處理的數(shù)據(jù)性質(zhì)。下一步，我們將盡力估計(jì)在視頻處理通道中操作數(shù)據(jù)的復(fù)雜性。然后會(huì)介紹可編程高密度 FIFO和其能力，以及它如何能更有效率的替代當(dāng)前傳統(tǒng)的使用 SDRAM 和 FPGA 實(shí)現(xiàn)幀緩存的方案。

發(fā)表于：7/19/2011

基于FPGA的氣溶膠粒徑信息存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

利用電子學(xué)時(shí)間多道存儲(chǔ)技術(shù)，結(jié)合大規(guī)?？删幊踢壿嬁刂破鱂PGA和高速大容量雙端口內(nèi)存芯片，設(shè)計(jì)了一種高速大容量氣溶膠粒子信息分類(lèi)計(jì)數(shù)存儲(chǔ)系統(tǒng)，實(shí)現(xiàn)了氣溶膠粒子的快速識(shí)別與分類(lèi)存儲(chǔ)。時(shí)間多道系統(tǒng)存儲(chǔ)容量高達(dá)32 768道，每道計(jì)數(shù)深度65 536個(gè)（16 bit）。

發(fā)表于：7/18/2011

FPGA在自定義測(cè)試中的四種應(yīng)用

而對(duì)于絕大多數(shù)測(cè)試與驗(yàn)證工程師來(lái)說(shuō)，硬件自定義并非易事。幸運(yùn)的是，測(cè)試工程師也可以從摩爾定律中獲益。摩爾定律使CPU頻率得到不斷提高，從而使自定義測(cè)試系統(tǒng)的計(jì)算吞吐量也可不斷提升；另一方面，摩爾定律也正在推動(dòng)另一種計(jì)算器件—現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的發(fā)展。FPGA本質(zhì)上是一種特殊的數(shù)字電路，用戶可以通過(guò)軟件編程的方式重新配置其硬件邏輯。FPGA不僅可以幫助工程師縮短測(cè)試時(shí)間，而且可以實(shí)現(xiàn)一些過(guò)去只能通過(guò)自定義硬件來(lái)實(shí)現(xiàn)的測(cè)試功能。下文就將介紹FPGA在測(cè)試系統(tǒng)中的四種典型應(yīng)用。

發(fā)表于：7/18/2011

利用智能微控制器開(kāi)啟LED“綠色”智能照明

今天，大約有100億白熾燈照明，他們消耗大約世界上五分之一的能源。隨著當(dāng)前“走向綠色”生態(tài)趨勢(shì)，為了節(jié)約能源，許多人都在尋找新途徑來(lái)拯救我們的地球。太陽(yáng)能，風(fēng)能，水能和其他可再生能源發(fā)電正在建設(shè)，用來(lái)取代煤與蒸汽這樣有害環(huán)境的方式。 另一個(gè)節(jié)約能源的替代方案是通過(guò)智能網(wǎng)格和智能系統(tǒng)消耗更少的能量，只有需要時(shí)才消耗能量。對(duì)于照明系統(tǒng)，LED結(jié)合智能傳感器電路看來(lái)是一個(gè)很有前途的方法，可以用來(lái)解決能耗高的問(wèn)題。LED，或固態(tài)光源(SSL)協(xié)議，能源消耗大約為白熾燈的三分之一，他們是更有效率的運(yùn)用能源方式。制造商已經(jīng)有了這樣的解決方案。

發(fā)表于：7/18/2011

Altera基于MIPS軟式核心處理器的FPGA的五問(wèn)五答

SoC FPGA時(shí)代已經(jīng)來(lái)臨。在經(jīng)濟(jì)(更高的研發(fā)成本)、技術(shù)(過(guò)渡到并行和多內(nèi)核處理，以及FPGA向前沿新工藝技術(shù)的發(fā)展)和市場(chǎng)(CPU體系結(jié)構(gòu)的統(tǒng)一，以及FPGA在嵌入式系統(tǒng)中日益廣泛的應(yīng)用等)等重要因素的推動(dòng)下，這些器件達(dá)到了關(guān)鍵點(diǎn)。

發(fā)表于：7/18/2011

基于FPGA的主從式高速數(shù)據(jù)采集與傳輸系統(tǒng)

針對(duì)數(shù)據(jù)采集系統(tǒng)有信號(hào)形式多樣、實(shí)時(shí)傳輸和靈活配置的要求，介紹了一種基于FPGA的數(shù)據(jù)采集和傳輸系統(tǒng)，以及系統(tǒng)數(shù)字電路的程序設(shè)計(jì)。該系統(tǒng)以現(xiàn)場(chǎng)可編程邏輯陣列（FPGA）作為數(shù)據(jù)采集、預(yù)處理、組幀和傳輸?shù)目刂坪诵?，通過(guò)低速串口接收控制命令，以高速USB接口向控制臺(tái)發(fā)送采集數(shù)據(jù)幀，設(shè)計(jì)了數(shù)字FIR濾波器濾除采集電路的信號(hào)干擾。測(cè)試結(jié)果表明，直流（DC）信號(hào)的平均測(cè)量精度為0.293%，交流（AC）信號(hào)的平均測(cè)量精度為0.642%，通道間相位差小于10°，適用于遙測(cè)和數(shù)據(jù)處理系統(tǒng)。

發(fā)表于：7/15/2011

基于電磁耦合陣列定位的無(wú)線電能傳輸裝置設(shè)計(jì)

提出了一種基于電磁耦合陣列定位的無(wú)線電能傳輸技術(shù)，并在此基礎(chǔ)上完成了對(duì)該裝置的開(kāi)發(fā)與研制。通過(guò)微處理器完成對(duì)環(huán)形電磁耦合陣列線圈與接收線圈耦合度的檢測(cè)，只對(duì)耦合度最高的線圈供電，使得用電設(shè)備無(wú)論處于何種方向,總有一個(gè)發(fā)送線圈與用電設(shè)備的接收線圈接近于全耦合。避免了電能浪費(fèi)和電磁輻射，實(shí)現(xiàn)了用電設(shè)備可以在一定范圍任意移動(dòng)，保證了電能傳輸?shù)母咝省?/a>

基于FPGA的DES加密算法的高性能實(shí)現(xiàn)

在分析DES算法原理的基礎(chǔ)上，詳細(xì)闡述了一個(gè)基于VHDL描述、FPGA實(shí)現(xiàn)的DES加密算法系統(tǒng)的設(shè)計(jì)和仿真結(jié)果。該系統(tǒng)與傳統(tǒng)軟件加密系統(tǒng)相比，設(shè)計(jì)靈活，處理速度快，密鑰可動(dòng)態(tài)刷新，抗解密強(qiáng)度高，穩(wěn)定性好，重用性強(qiáng)，升級(jí)方便。

發(fā)表于：7/15/2011

基于ARM+FPGA的真空凍干控制系統(tǒng)設(shè)計(jì)

本系統(tǒng)采用了ARM與FPGA的雙核處理器，與現(xiàn)在常用的PLC控制相比，大幅提高了系統(tǒng)功能及運(yùn)算速度，采用FPGA的可重構(gòu)計(jì)算技術(shù)，可實(shí)現(xiàn)動(dòng)態(tài)系統(tǒng)的更新與升級(jí)，及遠(yuǎn)程系統(tǒng)的更新與維護(hù)。

發(fā)表于：7/15/2011

基于FPGA的脈沖壓縮仿真與實(shí)現(xiàn)

通過(guò)仿真分析脈沖壓縮過(guò)程和調(diào)試驗(yàn)驗(yàn)證整個(gè)設(shè)計(jì)．可看出利用基于分布式算法能夠大大減少數(shù)字脈沖壓縮的運(yùn)算量，提高脈沖壓縮效率。由于匹配濾波器的系數(shù)是以中心，點(diǎn)對(duì)稱(chēng)的，所以可采用線性相位FIR濾波器在FPGA中的實(shí)現(xiàn)算法，這樣同等性能的濾波器設(shè)計(jì)可減小一半的硬件規(guī)l模。同時(shí)，還可通過(guò)分時(shí)復(fù)用嵌入式乘法器來(lái)實(shí)現(xiàn)卷積，這樣就會(huì)節(jié)省更多的邏輯單元，并且有能力實(shí)現(xiàn)更多功能。

發(fā)表于：7/15/2011