在线a亚洲v天堂网2019无码,91久久国产口精品久久久久

頭條

開(kāi)啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

開(kāi)啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場(chǎng)對(duì)具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對(duì)軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對(duì)性地應(yīng)用高性能軟硬件的解決方案。

基于循環(huán)前綴的同步算法及FPGA實(shí)現(xiàn)

　本文要討論的基于ML(最大似然估計(jì))時(shí)頻同步算法是vande Beek等人提出來(lái)的，這是一個(gè)利用CP所攜帶的信息完成定時(shí)同步和載波同步的最大似然估計(jì)算法。它利用OFDM系統(tǒng)循環(huán)冗佘擴(kuò)展的循環(huán)前綴攜帶的信息進(jìn)行同步估計(jì)，避免了基于導(dǎo)頻碼的同步估計(jì)帶來(lái)的頻率和功率資源的浪費(fèi)。

發(fā)表于：7/14/2011

基于FPGA的嵌入式以太網(wǎng)與Matlab通信系統(tǒng)設(shè)計(jì)

本文研究了TCP／IP通信協(xié)議在Xilinx公司FPGA上的實(shí)現(xiàn)，介紹了其軟硬件的系統(tǒng)組成及原理，通過(guò)建立一個(gè)例子加以說(shuō)明和應(yīng)用這個(gè)設(shè)計(jì)平臺(tái)，證明了此平臺(tái)設(shè)計(jì)可行性，并且完成了FPGA與Matlab的通信，為數(shù)據(jù)的實(shí)時(shí)顯示及實(shí)時(shí)控制提供了很好的平臺(tái)和設(shè)計(jì)方法，本設(shè)計(jì)也完成了CPU軟核設(shè)計(jì)的實(shí)現(xiàn)，其功能可根據(jù)需要進(jìn)行定制，非常靈活，不但引入了軟核處理器和嵌入式操作系統(tǒng)Xilkernel，而且應(yīng)用了Lw-IP_300b棧，使用大量的IP核，這樣大大降低了系統(tǒng)平臺(tái)的復(fù)雜度，縮短了開(kāi)發(fā)的周期，其軟硬件部分的設(shè)計(jì)分離的設(shè)計(jì)架構(gòu)，使得整個(gè)系統(tǒng)修改和重構(gòu)更加方便，真正實(shí)現(xiàn)了所謂的片上系統(tǒng)。而本設(shè)計(jì)采用Matlab接收數(shù)據(jù)，并且可利用其強(qiáng)大的數(shù)據(jù)采集、處理、仿真、實(shí)時(shí)動(dòng)態(tài)顯示的功能來(lái)更好完成數(shù)據(jù)分析研究。

發(fā)表于：7/14/2011

基于SCA規(guī)范下FPGA的硬件抽象層設(shè)計(jì)

軟件無(wú)線電(Software Radio)是指用軟件定義的、能實(shí)現(xiàn)多種功能的無(wú)線電通訊系統(tǒng)，其核心思想是構(gòu)造一個(gè)具有開(kāi)放性、標(biāo)準(zhǔn)化、模塊化的通用硬件平臺(tái)，以將各種功能(如工作頻段、調(diào)制解調(diào)類型

發(fā)表于：7/14/2011

基于FPGA的NAND Flash ECC校驗(yàn)

本文將ECC校驗(yàn)算法通過(guò)硬件編程語(yǔ)言VHDL在AheraQuanusⅡ7．0開(kāi)發(fā)環(huán)境下進(jìn)行了后仿真測(cè)試，實(shí)現(xiàn)了NANDFlash的ECC校驗(yàn)功能。本程序可實(shí)現(xiàn)每256Byte數(shù)據(jù)生成3ByteECC校驗(yàn)數(shù)據(jù)，且通過(guò)與原始ECC數(shù)據(jù)對(duì)比，能夠保證檢測(cè)出1bit的錯(cuò)誤及其出錯(cuò)位置，進(jìn)一步結(jié)合對(duì)此錯(cuò)誤的糾正，可應(yīng)用于NANDFlash讀寫(xiě)控制器的FPGA設(shè)計(jì)，實(shí)現(xiàn)對(duì)數(shù)據(jù)的ECC校驗(yàn)，確保數(shù)據(jù)準(zhǔn)備有效地傳輸。經(jīng)硬件實(shí)驗(yàn)結(jié)果反饋，該算法硬件適應(yīng)性良好。

發(fā)表于：7/14/2011

用低成本FPGA實(shí)現(xiàn)低延遲變化的CPRI

　　無(wú)線TEM（電信設(shè)備制造商）正受到布署基站架構(gòu)的壓力，這就是用更小體積、更低功耗、更低制造成本來(lái)建立，部署和運(yùn)營(yíng)。達(dá)到此目的的關(guān)鍵策略是從基站中分離出RF接收器和功率放大器，用它們來(lái)直接驅(qū)動(dòng)各自的天線。這稱為射頻拉遠(yuǎn)技術(shù)(RRH)。通過(guò)基于SERDES的公共無(wú)線接口(CPRI)將基帶數(shù)據(jù)傳回到基站。本文主要闡述特定的低延遲變化的設(shè)計(jì)思想，在低成本FPGA上利用嵌入式SERDES收發(fā)器和CPRI IP（知識(shí)產(chǎn)權(quán)）核實(shí)現(xiàn)。

發(fā)表于：7/14/2011

基于FPGA的自適應(yīng)波束形成算法實(shí)現(xiàn)

1引言在雷達(dá)及聲納信號(hào)處理系統(tǒng)中，波束形成算法通常采用DSP軟件編程實(shí)現(xiàn)，控制邏輯電路采用CPLD來(lái)完成，這種方法具有軟件編程靈活、功能易于擴(kuò)展的優(yōu)點(diǎn)，但對(duì)于實(shí)時(shí)性能要求很高的系統(tǒng)，如雷達(dá)、聲納探測(cè)和

發(fā)表于：7/14/2011

基于CycloneII系列FPGA的DDFS信號(hào)源實(shí)現(xiàn)

本設(shè)計(jì)在不向外擴(kuò)展ROM存儲(chǔ)器的情況下，對(duì)DDFS設(shè)計(jì)進(jìn)行優(yōu)化，充分利用Cyclone II系列FPGA的片上資源，其輸出正弦信號(hào)最高頻率可達(dá)4 MHz以上。只要采用更好的方案進(jìn)行設(shè)計(jì)，使采樣點(diǎn)可以做到232個(gè)及以上，頻率分辨率可以做到0．015 Hz，達(dá)到mHz量級(jí)，進(jìn)一步提高信號(hào)源的輸出信號(hào)頻率范圍及頻率分辨率等技術(shù)指標(biāo)，可利用Cyclone II系列芯片設(shè)計(jì)出性能優(yōu)良的信號(hào)源，達(dá)到實(shí)用信號(hào)源的要求。

發(fā)表于：7/14/2011

基于CPLD和嵌入式系統(tǒng)的LED點(diǎn)陣顯示

通過(guò)采用自頂向下的設(shè)計(jì)思想，綜合運(yùn)用高速CPLD、雙口RAM等技術(shù)和芯片，設(shè)計(jì)出了大、小屏幕皆適合的顯示控制電路。特別是利用單片機(jī)、CPLD與雙口RAM的無(wú)縫結(jié)合，將復(fù)雜的任務(wù)分配給不同的硬件處理，滿足了對(duì)實(shí)時(shí)性的要求。本系統(tǒng)不僅給大屏幕LED點(diǎn)陣顯示提供了優(yōu)良的控制電路，而且為CPLD器件和EDA技術(shù)提供了切實(shí)的應(yīng)用實(shí)例。其中，共享雙口RAM的應(yīng)用，為高速總線與低速總線的通信提供了一個(gè)新的解決方案。

發(fā)表于：7/14/2011

中微公司發(fā)布用于22納米及以下芯片加工的下一代刻蝕設(shè)備

中微半導(dǎo)體設(shè)備（上海）有限公司（以下簡(jiǎn)稱“中微”）于本周 SEMICON West 期間發(fā)布面向22納米及以下芯片生產(chǎn)的第二代300毫米甚高頻去耦合反應(yīng)離子刻蝕設(shè)備 -- Primo AD-RIE(TM)?；谝驯粯I(yè)界肯定的Primo D-RIE(TM) 刻蝕設(shè)備，中微 Primo AD-RIE 應(yīng)用了更多技術(shù)創(chuàng)新性來(lái)解決高端芯片復(fù)雜生產(chǎn)過(guò)程帶來(lái)的挑戰(zhàn)，同時(shí)保證了芯片加工的質(zhì)量。這些技術(shù)創(chuàng)新包括：先進(jìn)的射頻系統(tǒng)保證了刻蝕過(guò)程的穩(wěn)定性和可重復(fù)性，更好的調(diào)諧能力確保了超精細(xì)的關(guān)鍵尺寸均勻度，更優(yōu)異的反應(yīng)室內(nèi)壁材料以降低缺失來(lái)提高產(chǎn)品良率。　　

發(fā)表于：7/12/2011

基于FPGA與色敏傳感器的顏色識(shí)別系統(tǒng)

隨著新技術(shù)、新材料的不斷涌現(xiàn)，在現(xiàn)代化工業(yè)生產(chǎn)中，顏色識(shí)別系統(tǒng)的應(yīng)用越來(lái)越多，也越來(lái)越復(fù)雜。以色敏傳感器為探測(cè)器，使用內(nèi)嵌NiosII軟核處理器的FPGA作為運(yùn)算、控制核心的顏色識(shí)別系統(tǒng)，具有結(jié)構(gòu)簡(jiǎn)單、可靠性高、使用方便、擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)。利用FPGA快速?gòu)?qiáng)大的處理功能，能夠快速、準(zhǔn)確地實(shí)現(xiàn)顏色的識(shí)別。利用現(xiàn)代信息融合技術(shù)，采用新型、高靈敏、響應(yīng)快的色敏傳感器，一定能使顏色識(shí)別更加精確、更加可靠。

發(fā)表于：7/12/2011