国产精品情侣呻吟对白视频,天堂俺去俺来也www久久婷婷

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場(chǎng)可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問題，設(shè)備可以在那里重新編程。

基于CPLD與絕對(duì)式編碼器的高精度高速伺服單元

目前國(guó)內(nèi)數(shù)控機(jī)床中的伺服電機(jī)一般都是配套增量式編碼器，而增量式編碼器的精度并不太高且輸出的是并行信號(hào)，欲提高其精度就必然要增大編碼器的設(shè)計(jì)難度和增多并行信號(hào)的輸出，這樣就不利于伺服單元與編碼器的長(zhǎng)距離通信，而采用絕對(duì)式編碼器。

發(fā)表于：7/22/2011

利用FPGA和嵌入式軟核處理器實(shí)現(xiàn)高性能的罪犯抓捕系統(tǒng)

當(dāng)追蹤行動(dòng)啟動(dòng)時(shí)，警官只有很短的時(shí)間用來激活警笛、向控制中心作匯報(bào)并與其他巡邏隊(duì)通信。由于這些事情的發(fā)生幾乎是同時(shí)的，因此警官還依賴于車輛追蹤系統(tǒng)把逃跑的犯罪分子鎖定在視距內(nèi)。然而，當(dāng)疑犯在擁擠的交通中急速穿越時(shí)，采用固定位置攝像機(jī)的傳統(tǒng)追蹤系統(tǒng)很容易失去他們的蹤跡。因此將需要這樣一種車載系統(tǒng)：它能時(shí)刻盯住可疑車輛，同時(shí)讓警官與現(xiàn)場(chǎng)及總部的同事共享和接收信息。

發(fā)表于：7/21/2011

液晶觸摸屏控制中的可編程邏輯

萊迪思的LCD - Pro是專門為基于FPGA的高級(jí)觸摸屏視頻圖形控制器而設(shè)計(jì)的，為系統(tǒng)設(shè)計(jì)者提供單個(gè)人機(jī)界面結(jié)構(gòu)，加速產(chǎn)品的上市，并大大節(jié)省了開發(fā)成本。與現(xiàn)有的IP配合在一起，LCD – Pro簡(jiǎn)化了設(shè)計(jì)，設(shè)計(jì)人員能夠更快的推出新產(chǎn)品，從而適應(yīng)新興市場(chǎng)的要求，而不需要重新設(shè)計(jì)平臺(tái)。

發(fā)表于：7/21/2011

整合ARM、FPGA與可編程模擬電路的單芯片方案

SmartFusion器件包含有多達(dá)500k可編程邏輯門電路，與基于快閃的 ProASIC3 FPGA器件系列一樣。這個(gè)邏輯電路支持350 MHz的系統(tǒng)性能，內(nèi)置容量高達(dá)108 Kb的 SRAM，并擁有大量工作頻率高至350 MHz的數(shù)字I/O，支持LVDS、LVPECL、PCI/PCI-X等接口標(biāo)準(zhǔn)，可驅(qū)動(dòng)高達(dá)24mA的電流。設(shè)計(jì)選擇包括愛特的HDL(硬件描述語言)工具鏈、Libero集成設(shè)計(jì)環(huán)境，可以硬件創(chuàng)建邏輯功能，或者是在GUI以拖放式(drag-and-drop)操作創(chuàng)建設(shè)計(jì)。這種方法可快速輸入預(yù)定義的IP模塊，這些模塊可能是源于以前設(shè)計(jì)的復(fù)用元件，或者是愛特提供的函數(shù)庫(kù)內(nèi)的函數(shù)，也可能是第三方供應(yīng)商提供的IP。

發(fā)表于：7/21/2011

Xilinx運(yùn)用FPGA進(jìn)行控制及數(shù)據(jù)平面視頻處理方案

嵌入式設(shè)計(jì)人員面臨的最大挑戰(zhàn)之一就是界定系統(tǒng)的性能需求。用以確定實(shí)際性能需求所需的信息要么無法獲取，要么難以獲得。最精確的估算有時(shí)也會(huì)因無法預(yù)料的計(jì)算負(fù)荷而失效。分析通常會(huì)指出，對(duì)于數(shù)據(jù)處理需求而言嵌入式處理系統(tǒng)的成本效益太低。因此，系統(tǒng)設(shè)計(jì)人員高度渴望擁有可擴(kuò)展的能夠適應(yīng)性能需求潛在變化以及能夠執(zhí)行高性能數(shù)據(jù)處理的架構(gòu)。而在FPGA內(nèi)部實(shí)施的控制平面/數(shù)據(jù)平面處理架構(gòu)就能夠有效滿足上述要求。

發(fā)表于：7/21/2011

20nm工藝三星流片世界最先進(jìn)半導(dǎo)體芯片

據(jù)悉，三星電子近日宣布，其最新的20nm工藝試驗(yàn)芯片的流片已經(jīng)成功，這也是目前業(yè)內(nèi)最先進(jìn)的半導(dǎo)體制造工藝。

發(fā)表于：7/21/2011

用CPLD控制曼徹斯特編解碼器

本系統(tǒng)采用Xilinx公司生產(chǎn)的XC95144芯片，使用Xilinx Foudation 3.1i軟件進(jìn)行開發(fā)。所用VHDL程序通過時(shí)序仿真和下載后，觀察波形并進(jìn)行實(shí)際驗(yàn)證，可以正確地接收和發(fā)送曼徹斯特碼，符合設(shè)計(jì)要求。

發(fā)表于：7/21/2011

超低功耗CPLD在電子消費(fèi)產(chǎn)品中的應(yīng)用

當(dāng)今可編程器件正朝著高密度、低功耗、高速的方向發(fā)展。今年，萊迪思半導(dǎo)體公司推出一種型號(hào)為ispMACH4000Z的CPLD器件系列，功耗極低，為便攜式半導(dǎo)體消費(fèi)品市場(chǎng)及其它對(duì)功耗有較高要求的電子產(chǎn)品市場(chǎng)提供了新的可編程解決方案。

發(fā)表于：7/21/2011

基于FPGA的USB接口數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

介紹了一種高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)。該系統(tǒng)以FPGA作為邏輯控制的核心，以USB2.0作為與上位機(jī)數(shù)據(jù)傳輸?shù)慕涌冢芡瑫r(shí)支持單端16路和差分8路模擬信號(hào)輸入，最大采樣率為200 kHz,12位的轉(zhuǎn)換精度。描述了系統(tǒng)的主要組成和FPGA模塊化設(shè)計(jì)的實(shí)現(xiàn)方法，并給出了其核心模塊的時(shí)序仿真波形圖。

發(fā)表于：7/21/2011

基于CPLD的MIDI音樂播放器

本音樂播放器依據(jù)MIDI音樂基本原理，結(jié)合EDA技術(shù)，采用ALTERA公司的可編程邏輯器件（CPLD）EPF10LC84-4作為控制核心而設(shè)計(jì)的。本文主要闡述了利用VHDL語言設(shè)計(jì)MIDI音樂發(fā)生器芯片，再配上必要的外圍電路，從而實(shí)現(xiàn)四首音樂選擇播放、并配有隨音樂節(jié)奏而閃爍變化的彩燈等功能的EDA應(yīng)用系統(tǒng)。

發(fā)表于：7/21/2011