亚洲国产人在线播放首页,久久国产亚洲精品免费观看,亚洲精品欧美在线综合

汽車工程師可選用FPGA和完整的IP解決方案優(yōu)化其電氣架構(gòu)設(shè)計(jì)

過去十年來，車載網(wǎng)絡(luò)架構(gòu)變得越來越復(fù)雜。雖然車載網(wǎng)絡(luò)協(xié)議的數(shù)量有所減少，但實(shí)際部署的網(wǎng)絡(luò)數(shù)量卻有顯著增加。這就提出了網(wǎng)絡(luò)架構(gòu)的可縮放性問題，并且要求為滿足各種應(yīng)用和網(wǎng)絡(luò)的實(shí)際需要而優(yōu)化半導(dǎo)體器件。 FPGA曾一度被認(rèn)為是僅用于開發(fā)的解決方案，但如今其價(jià)位下降非常迅速，使得許多問題迎刃而解，甚至能以低于傳統(tǒng)ASIC或ASSP解決方案的總體系統(tǒng)成本投產(chǎn)?，F(xiàn)在，面向汽車市場的各大FPGA供應(yīng)商均已通過ISO-TS16949認(rèn)證，使得可編程邏輯器件逐漸成為汽車市場的主流技術(shù)。

發(fā)表于：7/27/2011

模塊化FPGA設(shè)計(jì)在某雷達(dá)接收機(jī)中的應(yīng)用

本方案充分利用軟件的處理能力和對FPGA模塊化設(shè)計(jì)的思想，提高了中頻數(shù)字接收機(jī)的靈活性，并使FPGA單元易于分塊編寫，易于分塊調(diào)試，易于修改?；谠撃K化FPGA的數(shù)字雷達(dá)接收機(jī)已調(diào)試成功，并已開始使用。

發(fā)表于：7/27/2011

采用FPGA實(shí)現(xiàn)視頻應(yīng)用中的OSD設(shè)計(jì)

近年來，數(shù)字視頻監(jiān)控系統(tǒng)在銀行、高速公路、樓宇等各個(gè)領(lǐng)域取得了廣泛的應(yīng)用。在數(shù)字視頻監(jiān)控系統(tǒng)中，OSD(On Screen Display)技術(shù)是不可或缺的部分。OSD為用戶提供友好的人機(jī)界面，能夠使用戶獲得更多的附加信息。本文介紹的系統(tǒng)是基于TI DSP TMS320DM6?3與FPGA的完整視頻監(jiān)控系統(tǒng)，支持1路視頻的輸入和1路視頻輸出，此外還提供網(wǎng)絡(luò)接口。

發(fā)表于：7/27/2011

用PSoC Express實(shí)施透明無代碼PSoC應(yīng)用開發(fā)

PSoC作為可編程的系統(tǒng)級(jí)芯片(SoC)，克服了SoC制設(shè)計(jì)制造周期長和成本高的缺點(diǎn)。其集成了微控制器以及嵌入式系統(tǒng)中通常位于微控制器周圍的模擬及數(shù)字組件。它具有混合信號(hào)ASIC的優(yōu)勢，同時(shí)又無需ASIC NRE或設(shè)計(jì)完成時(shí)間。從而幫助客戶節(jié)約設(shè)計(jì)時(shí)間和板上面積，降低了功耗及系統(tǒng)成本。

發(fā)表于：7/27/2011

ARM7與FPGA在工業(yè)控制中的結(jié)合應(yīng)用

工業(yè)控制中往往需要完成多通道故障檢測及多通道命令控制（這種多任務(wù)設(shè)置非常普遍），單獨(dú)的CPU芯片由于其外部控制接口數(shù)量有限而難以直接完成多路檢控任務(wù)，故利用ARM芯片與FPGA相結(jié)合

發(fā)表于：7/27/2011

基于CPLD的容錯(cuò)存儲(chǔ)器的設(shè)計(jì)實(shí)現(xiàn)

存儲(chǔ)器是電路系統(tǒng)中最常用的器件之一，采用大規(guī)模集成電路存儲(chǔ)芯片構(gòu)成。實(shí)際統(tǒng)計(jì)表明，存儲(chǔ)器在太空應(yīng)用中的主要錯(cuò)誤是由瞬態(tài)錯(cuò)誤(也叫單個(gè)事件擾動(dòng)，SEU)所引起的一位錯(cuò)[1]或者相關(guān)多位錯(cuò)，而隨機(jī)獨(dú)立的多位錯(cuò)誤極少。半導(dǎo)體存儲(chǔ)器的錯(cuò)誤大體上分為硬錯(cuò)誤和軟錯(cuò)誤，其中主要為軟錯(cuò)誤。硬錯(cuò)誤所表現(xiàn)的現(xiàn)象是在某個(gè)或某些位置上，存取數(shù)據(jù)重復(fù)地出現(xiàn)錯(cuò)誤。出現(xiàn)這種現(xiàn)象的原因是一個(gè)或幾個(gè)存儲(chǔ)單元出現(xiàn)故障。軟錯(cuò)誤主要是由α粒子引起的。存儲(chǔ)器芯片的材料中含有微量放射性元素，他們會(huì)間斷地釋放α粒子。這些粒子以相當(dāng)大的能量沖擊存儲(chǔ)電容，改變其電荷，從而引起存儲(chǔ)數(shù)據(jù)的錯(cuò)誤。引起軟錯(cuò)誤的另一原因是噪聲干擾。同時(shí)在太空環(huán)境下，在帶電粒子足夠能量撞擊下，存儲(chǔ)器的存儲(chǔ)單元中的位發(fā)生翻轉(zhuǎn)從而產(chǎn)生SEU錯(cuò)誤［2］。本文設(shè)計(jì)實(shí)現(xiàn)了用CPLD技術(shù)和糾檢錯(cuò)芯片對存儲(chǔ)器進(jìn)行容錯(cuò)，大大提高了系統(tǒng)的可靠性。下面是具體容錯(cuò)存儲(chǔ)器和門警電路的設(shè)計(jì)。

發(fā)表于：7/27/2011

基于CPLD的IRIG-B碼對時(shí)方式在繼電保護(hù)裝置中的應(yīng)用

時(shí)間的精確和統(tǒng)一是變電站自動(dòng)化系統(tǒng)的最基本要求。只有電力系統(tǒng)中的各種自動(dòng)化設(shè)備(如故障錄波器、繼電保護(hù)裝置、RTU微機(jī)監(jiān)控系統(tǒng)等)采用統(tǒng)一的時(shí)間基準(zhǔn)，在發(fā)生事故時(shí)，才能根據(jù)故障錄波數(shù)據(jù)，以及各開關(guān)、斷路器動(dòng)作的先后順序和準(zhǔn)確時(shí)間，對事故的原因、過程進(jìn)行準(zhǔn)確分析。統(tǒng)一精確的時(shí)間是保證電力系統(tǒng)安全運(yùn)行，提高運(yùn)行水平的一個(gè)重要措施。全球定位系統(tǒng)(GPS)的出現(xiàn)為實(shí)現(xiàn)這些需求提供了可能。

發(fā)表于：7/27/2011

在FPGA中置入可配置的32位處理器增加設(shè)計(jì)靈活度

嵌入式系統(tǒng)與桌面PC結(jié)構(gòu)非常不同，但其底層技術(shù)發(fā)展卻是一樣的，而且遵循著類似發(fā)展趨勢。當(dāng)桌面PC轉(zhuǎn)向64位架構(gòu)來滿足不斷增長的存儲(chǔ)器要求時(shí)，嵌入式系統(tǒng)也由于同樣的原因快速轉(zhuǎn)向32位處理器。桌面/服務(wù)器計(jì)算市場主要圍繞x86架構(gòu)，大多數(shù)創(chuàng)新和差異都在系統(tǒng)級(jí)，如雙核、四核或多核架構(gòu)、集成圖像處理器單元和存儲(chǔ)器控制器等等。同樣，嵌入式系統(tǒng)則主要圍繞簡單的32位RISC處理器，多核架構(gòu)、集成外設(shè)以及可配置處理等系統(tǒng)級(jí)進(jìn)展，使得設(shè)計(jì)人員能夠快速適應(yīng)不斷

發(fā)表于：7/27/2011

IC的22nm時(shí)代來臨 450mm硅片大勢所趨

每年七月在美國加州舉行的Semicon West展覽會(huì)是全球最大的半導(dǎo)體設(shè)備與材料展覽會(huì)之一。由于展覽會(huì)在七月舉行，正好上半年已過，所以在會(huì)議期間許多高管會(huì)對產(chǎn)業(yè)的發(fā)展與前景發(fā)表看法。本文試圖綜合展覽會(huì)與產(chǎn)業(yè)于上半年的進(jìn)展加以概括，討論一些業(yè)界特別關(guān)注的課題。

發(fā)表于：7/27/2011

基于FPGA的實(shí)時(shí)無損數(shù)據(jù)壓縮系統(tǒng)設(shè)計(jì)

在工業(yè)生產(chǎn)和科研中，通常要對信號(hào)進(jìn)行長時(shí)間高速采樣，會(huì)產(chǎn)生大量采樣數(shù)據(jù)。在一些特殊環(huán)境下，受體積和功耗的限制，不能添加過多存儲(chǔ)器，需要引入數(shù)據(jù)壓縮技術(shù)來解決。軟件壓縮算法的運(yùn)算量較大，需要很高的CPU運(yùn)算速度和數(shù)據(jù)緩存空間，所以軟件壓縮一般應(yīng)用在對時(shí)間要求不高的非實(shí)時(shí)壓縮場合。而對運(yùn)行速度有特殊要求的情況下，對數(shù)據(jù)的實(shí)時(shí)壓縮一般都要用硬件實(shí)現(xiàn)。有損壓縮之后數(shù)據(jù)進(jìn)行重構(gòu)，與原來的數(shù)據(jù)有所不同。多數(shù)數(shù)據(jù)采集系統(tǒng)因被測對象的不確定性，需要采用無損數(shù)據(jù)壓縮。由于LZW無損壓縮算法具有自適應(yīng)特性，在對信號(hào)統(tǒng)計(jì)特性不明確的情況下仍然有較好的壓縮效果。結(jié)合FPGA的高集成度、低功耗、靈活性及并行運(yùn)算的特性，該設(shè)計(jì)用FPGA硬件實(shí)現(xiàn)LZW算法，以提高系統(tǒng)的實(shí)時(shí)壓縮能力。

發(fā)表于：7/27/2011