亚洲Av无码一区二区三区天堂,亚洲精品久久中文日本,亚洲AV无码国产精品夜色午夜

用CPLD實(shí)現(xiàn)基于PC104總線的429接口板

PC104總線系統(tǒng)是一種新型的計(jì)算機(jī)測控平臺(tái)，作為嵌入式PC的一種，在軟件與硬件上與標(biāo)準(zhǔn)的臺(tái)式PC(PC/AT)體系結(jié)構(gòu)完全兼容，它具有如下優(yōu)點(diǎn)：體積小、十分緊湊，并采用模塊化結(jié)構(gòu)，功耗低，總線易于擴(kuò)充，緊固堆疊方式安裝，適合于制作高密度、小體積、便攜式測試設(shè)備，因此在軍用航空設(shè)備上有著廣泛的應(yīng)用，但也正是PC104板的這種小尺寸結(jié)構(gòu)、板上可用空間少給設(shè)計(jì)帶來了一定的困難，所以本設(shè)計(jì)采用了復(fù)雜可編程器件CPLD，用CPLD完成了PC104總線與429總線通訊的主要電路，大大節(jié)省了硬件資源，本文著重介紹了C

發(fā)表于：8/5/2011

利用FPGA平臺(tái)架構(gòu)提升信息娛樂系統(tǒng)設(shè)計(jì)靈活性

開發(fā)車載信息娛樂系統(tǒng)面臨著前所未有的挑戰(zhàn)。事實(shí)上，支持眾多不一致甚至矛盾的要求需要采用全新的思路。設(shè)計(jì)基于FPGA的平臺(tái)就是一種可行的解決方案，可通過設(shè)計(jì)靈活性來滿足多樣化的汽車要求。

發(fā)表于：8/4/2011

運(yùn)用SAD算法降低FPGA資源利用率

資源共享是一種在保持功能性的同時(shí)減少面積或資源占用率的傳統(tǒng)方法。其中包括通過將一個(gè)以上的運(yùn)算映射到一個(gè)運(yùn)算器，實(shí)現(xiàn)算術(shù)運(yùn)算器(如加法器、乘法器等)的共享。例如，共享后3個(gè)加法器可執(zhí)行6個(gè)而不是3個(gè)加運(yùn)算，使用的加法器數(shù)量減少了一半，從而減少了資源占用率。通過Xilinx ISE軟件，可以在合成屬性對(duì)話框中開啟相應(yīng)開關(guān)(resource sharing)后進(jìn)行資源共享。當(dāng)在一個(gè)if-else程序塊(圖1)或case-endcase程序塊(圖2)中描述互斥的任務(wù)后，這些工具能檢測并實(shí)施資源共享。

發(fā)表于：8/4/2011

基于FPGA PCI的并行計(jì)算平臺(tái)實(shí)現(xiàn)

PCI總線(外設(shè)互聯(lián)總線)與傳統(tǒng)的總線標(biāo)準(zhǔn)——ISA總線(工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線)相比，具有更高的傳輸率(132MBps)、支持32位處理器及DMA和即插即用等優(yōu)點(diǎn)，用于取代ISA總線而成為目前臺(tái)式計(jì)算機(jī)的事實(shí)I/O總線標(biāo)準(zhǔn)，在普通PC機(jī)和工控機(jī)上有著廣泛的應(yīng)用。PCI總線為滿足在插卡和系統(tǒng)存儲(chǔ)器中高速傳輸數(shù)據(jù)的要求提供了很好的途徑。

發(fā)表于：8/4/2011

基于FPGA的數(shù)字磁通門傳感器系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)[圖]

針對(duì)傳統(tǒng)磁通門信號(hào)處理電路中模擬元件的缺點(diǎn)，設(shè)計(jì)一種基于現(xiàn)場可編程門陣列(FPGA)的數(shù)字磁通門系統(tǒng)。整個(gè)系統(tǒng)采用閉環(huán)結(jié)構(gòu)，由激勵(lì)產(chǎn)生模塊、信號(hào)處理拱塊和負(fù)反饋模塊組成。外圍模擬電路用高速D/A、A/D芯片取代，有利于系統(tǒng)溫度穩(wěn)定性的提到。FPGA內(nèi)的數(shù)字邏輯實(shí)現(xiàn)了磁通門信號(hào)解算、激勵(lì)正弦信號(hào)發(fā)生、D/A、A/D輸入/輸出串并轉(zhuǎn)換的功能，首先用硬件描述語言(HDL)設(shè)計(jì)并仿真，然后下載、配置到FPGA中，調(diào)試完成后進(jìn)行實(shí)驗(yàn)，通過實(shí)時(shí)處理雙鐵芯磁通門傳感器探頭輸出信號(hào)對(duì)系統(tǒng)進(jìn)行測試。實(shí)驗(yàn)結(jié)果證實(shí)了系統(tǒng)功能的正確性。閉環(huán)結(jié)構(gòu)的采用提高了系統(tǒng)信號(hào)梯度線性度，與模擬系統(tǒng)相比，基于數(shù)字邏輯的設(shè)計(jì)溫度性能更穩(wěn)定，更易于小型化，可移植性更強(qiáng)。

發(fā)表于：8/3/2011

關(guān)于單片機(jī)脈沖信號(hào)源的CPLD實(shí)現(xiàn)方法

單片機(jī)產(chǎn)生的脈沖信號(hào)源由于是靠軟件實(shí)現(xiàn)的，所以輸出頻率及步進(jìn)受單片機(jī)時(shí)鐘頻率、指令數(shù)和指令執(zhí)行周期的限制。文中介紹了一種以CPLD為核心的脈沖信號(hào)源，脈沖信號(hào)源的參數(shù)(頻率、占空比)由工控機(jī)通過I／O板卡設(shè)置，設(shè)定的參數(shù)由數(shù)碼管顯示，這種脈沖信號(hào)源與其它脈沖信號(hào)發(fā)生電路相比具有輸出頻率高、步進(jìn)小(通過選用高速CPLD可提高頻率及縮小步進(jìn))、精度高、參數(shù)調(diào)節(jié)方便、易于修改等優(yōu)點(diǎn)。

發(fā)表于：8/3/2011

CPLD在基于PCI總線功率模塊設(shè)計(jì)中的應(yīng)用

利用CPLD技術(shù)實(shí)現(xiàn)了邏輯和時(shí)序的控制,簡化了硬件電路設(shè)計(jì)?；贑PLD的可編程特點(diǎn)，可以在不改變硬件電路整體結(jié)構(gòu)的情況下對(duì)設(shè)計(jì)電路進(jìn)行改造、升級(jí)以及維護(hù)：并且減少了軟件程序的操作指令，簡化了系統(tǒng)結(jié)構(gòu)，提高了數(shù)據(jù)處理和讀取速度?；贑PLD的PWM控制器電路結(jié)構(gòu)簡單，設(shè)計(jì)方便，簡化了外部線路設(shè)計(jì)，節(jié)省了PCB板空間：解決了機(jī)電一體化開發(fā)平臺(tái)中MCU模塊與功率模塊基于PCI總線的通信，并且設(shè)計(jì)產(chǎn)生占空比和頻率范圍可調(diào)的PWM信號(hào)能滿足直流電機(jī)的要求,適用于自動(dòng)控制和電力電子領(lǐng)域。

發(fā)表于：8/3/2011

FPGA的DDS調(diào)頻信號(hào)研究與實(shí)現(xiàn)

用FPGA實(shí)現(xiàn)DDS調(diào)頻信號(hào)電路較采用專用DDS芯片更為靈活，只要改變FPGA中ROM內(nèi)的數(shù)據(jù)和控制參數(shù)，DDS就可以產(chǎn)生任意調(diào)制波形，且分辨率高，具有相當(dāng)大的靈活性。相比之下，DDS的功能完全取決于設(shè)計(jì)需求，可以復(fù)雜也可以簡單，而且FPGA芯片還支持在系統(tǒng)現(xiàn)場升級(jí)。另外，將DDS設(shè)計(jì)嵌入到FPGA芯片所構(gòu)成的系統(tǒng)中，其系統(tǒng)成本并不會(huì)增加多少，而購買專用芯片的價(jià)格則是前者的很多倍。所以采用FPGA來設(shè)計(jì)DDS系統(tǒng)具有很高的性價(jià)比。

發(fā)表于：8/3/2011

科學(xué)家發(fā)現(xiàn)最薄單層石墨烯或可制造芯片

　隨著科技的不斷發(fā)展，電腦和手機(jī)的運(yùn)行速度也將會(huì)越來越快。科學(xué)家近日就對(duì)外公布了一種超薄的單層石墨烯物質(zhì)，有望被用作電腦和手機(jī)等未來電子產(chǎn)品中的芯片制作材料，從而來提高這些電子產(chǎn)品的運(yùn)行速度。

發(fā)表于：8/3/2011

大容量串行e-Flash的FPGA配置方案

本方案提出了一種基于大容量串行e-Flash的XilinxSpartanlI系列FPGA在線配置的方法。該方案適用于采用MCU的嵌入式系統(tǒng)中，占用MCU的I/O口資源少，且可以實(shí)現(xiàn)ROM的共享。MCU程序采用C語言編寫，便于在單片機(jī)、ARM等MCU間的移植。經(jīng)過實(shí)際測試，配置XC2S30僅需數(shù)秒，可以應(yīng)用在對(duì)設(shè)備開機(jī)時(shí)間要求不高的場合。本方案已經(jīng)應(yīng)用在某電力測量設(shè)備中，效果理想，運(yùn)行可靠。

發(fā)表于：8/2/2011