暴虐sm灌浣肠调教av欧美,色8激情欧美成人久久综合电影,国产不卡福利片在线观看

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

基于89C55和FPGA的頻率特性測試儀

頻率特性是一個系統(tǒng)(或元件)對不同頻率輸入信號的響應(yīng)特性，是一個網(wǎng)絡(luò)最重要的特性之一。幅頻特性和相頻特性綜合稱為頻率特性。測量頻率的方法有點頻法和掃頻法。傳統(tǒng)的模擬式掃頻儀價格昂貴、體積龐大，不能直接得到相頻特性，給使用帶來諸多不便。為此，設(shè)計了數(shù)字掃頻式頻率特性測試儀。

發(fā)表于：8/18/2011

基于FPGA的外部存儲器設(shè)計

本文介紹了FPGA外部存儲器的設(shè)計方法，可以有效地解決雷達(dá)實時信號處理過程中海量數(shù)據(jù)的存儲問題，同時也可以充分利用FPGA去控制SDRAM和FLASH，不僅保證了資源的充分利用，也可以有效地滿足信號處理過程中的高速實時的要求。另外，可以根據(jù)FPGA型號的不同，適當(dāng)?shù)馗耐獠看鎯ζ?，以滿足不同的應(yīng)用場合。

發(fā)表于：8/18/2011

利用Spartan-6設(shè)計智能驅(qū)動控制系統(tǒng)

賽靈思設(shè)計服務(wù)部(XDS)已經(jīng)為ISM領(lǐng)域的一家主要廠商開發(fā)出了一款基于FPGA、支持CANopen和EtherCAT接口的電機控制平臺原型來解決這些問題。賽靈思設(shè)計服務(wù)部的工作是設(shè)計并實現(xiàn)一個功能齊備的模塊化系統(tǒng)，以便在客戶的新一代智能驅(qū)動器中重用。通過在模塊化系統(tǒng)架構(gòu)中集成賽靈思Spartan-6 FPGA SP605評估套件基礎(chǔ)目標(biāo)設(shè)計平臺以及第三方IP核，提供先進的電機控制算法和工業(yè)網(wǎng)絡(luò)支持，實現(xiàn)了一款高效、可擴展的設(shè)計方案。

發(fā)表于：8/18/2011

基于PXIE總線的高速CCD數(shù)字圖像采集系統(tǒng)設(shè)計

本文介紹了一種基于PXIE總線和Camera Link協(xié)議的高速CCD圖像采集系統(tǒng)的設(shè)計方案。該方案給出了一種Camera Link硬件接口電路的設(shè)計思路，并且選用Xilinx公司的Virtex-5 LX50T型FPGA作為整個采集系統(tǒng)的核心處理器，同時對Virtex-5自帶的IPcore進行研究和開發(fā)，實現(xiàn)Camera Link采集卡通過PXIE總線與上位機進行串行通信。在試驗過程中，F(xiàn)PGA設(shè)計靈活，開發(fā)周期短的優(yōu)點充分得以體現(xiàn)，為下一步的高速圖像采集系統(tǒng)的研制奠定了基礎(chǔ)。

發(fā)表于：8/18/2011

基于FPGA的FIR數(shù)字濾波器的優(yōu)化設(shè)計

FPGA最明顯的優(yōu)勢在于其實現(xiàn)數(shù)字信號處理算法的并行性，可以顯著提高濾波器的數(shù)據(jù)吞吐率，隨著FPGA技術(shù)的不斷發(fā)展，現(xiàn)在的FPGA不僅包含查找表、寄存器、多路復(fù)用器、分布式塊存儲器，而且還嵌入專用的快速加法器、乘法器和輸入／輸出設(shè)備，因而成為高性能數(shù)字信號處理的理想器件。而在FPGA中，數(shù)字濾波器不同的實現(xiàn)方法所消耗的FPGA資源是不同的，且對濾波器的性能影響也有較大差異?；诖耍疚膹腇IR濾波器的系數(shù)考慮，采用CSD編碼，對FIR數(shù)字濾波器進行優(yōu)化設(shè)計。

發(fā)表于：8/18/2011

基于CPLD/FPGA的多串口設(shè)計與實現(xiàn)[圖]

在工業(yè)控制中如何提高一對多的串口通訊可靠性和系統(tǒng)的集成性成為研究熱點。本文利用嵌入式技術(shù)，提出基于CPLD/FPGA的多串口擴展設(shè)計方案。實現(xiàn)并行口到多個全雙工異步通訊口之間的轉(zhuǎn)換，并根據(jù)嵌入式系統(tǒng)實時性的需要，在每個UART接收器中開辟了8個接收緩沖單元，實現(xiàn)高速嵌入式CPU與RS232通訊設(shè)備之間的速度匹配，同時，串行口波特率等參數(shù)可根據(jù)需要進行設(shè)置。通過實踐證明，本文設(shè)計的基于CPLD/FPGA的多串口完全符合工業(yè)控制中一對多串口通訊的要求。

發(fā)表于：8/17/2011

通用音頻解碼器驗證系統(tǒng)設(shè)計與實現(xiàn)

設(shè)計并實現(xiàn)了一個基于FPGA的音頻解碼器驗證系統(tǒng)。同傳統(tǒng)的驗證系統(tǒng)相比，系統(tǒng)不僅具有很強的通用性，還具有良好的可擴展性和強大的圖形化顯示功能，可以很方便地對各種音頻解碼器進行片上驗證。該系統(tǒng)的實現(xiàn)縮短了音頻解碼器的片上驗證周期，有助于研究人員提高工作效率，具有很大的實用價值。

發(fā)表于：8/17/2011

新型高分辨率LCD控制器的設(shè)計與實現(xiàn)

為了解決ARM等嵌入式處理器驅(qū)動大屏幕LCD困難的問題，提出了一種基于FPGA的大屏幕LCD控制器解決方案。該控制器通過搭建合理的架構(gòu)設(shè)計及巧妙的總線仲裁機制，解決了大屏幕顯示所需的高刷新率和高更新率問題。同時，多個內(nèi)部寄存器使其支持各種型號的LCD顯示器，并成功地驅(qū)動了15英寸的LCD顯示器。

發(fā)表于：8/17/2011

基于PSoC的車用單片機試驗裝置設(shè)計

本裝置的特點是將測量頻率、PWM輸出和UART通信集成到了一起，而且測量頻率的范圍比較大，且輸出的PWM精度高，最重要的是可在硬件上節(jié)省一部份外圍設(shè)備，因而縮減了印刷板的空間和功耗。

發(fā)表于：8/17/2011

基于FPGA的MT9P401圖像傳感器驅(qū)動設(shè)計

針對目前道路抓拍相機分辨率低的現(xiàn)狀，提出一種基于FPGA的大面陣CMOS圖像傳感器驅(qū)動設(shè)計。設(shè)計采用Micron公司的CMOS圖像傳感器MT9P401，以Altera公司生產(chǎn)的EP2C8T144C8為硬件平臺，將Verilog HDL編寫的I2C總線模塊嵌入FPGA內(nèi)部實現(xiàn)對CMOS圖像傳感器參數(shù)的設(shè)置。軟件仿真和實驗結(jié)果表明驅(qū)動設(shè)計合理，CMOS圖像傳感器在驅(qū)動時序的作用下，進入正常工作狀態(tài)。

發(fā)表于：8/16/2011