頭條 英特爾正式宣布出售Altera 51%股份 4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。 最新資訊 基于Virtex-5 FPGA的高速串行傳輸系統(tǒng)的設(shè)計與實(shí)現(xiàn)[圖] 該設(shè)計系統(tǒng)以Virtex-5為核心構(gòu)建的平臺，對AURORA協(xié)議下串行傳輸系統(tǒng)進(jìn)行了設(shè)計與實(shí)現(xiàn)。通過對核心問題的解決，將計算機(jī)與外部擴(kuò)展很好的結(jié)合，達(dá)到信號傳輸?shù)母咚?、穩(wěn)定的目的。實(shí)驗(yàn)證明，板卡設(shè)計的整體思路和核心方法的解決是完備的，并使得板卡的傳輸速率和穩(wěn)定性的到了較大的提高。 發(fā)表于：8/24/2011 基于VerilogHDL濾波器的設(shè)計 VerilogHDL是目前應(yīng)用最廣泛的一種硬件描述語言，用于數(shù)字電子系統(tǒng)的設(shè)計?？捎盟M(jìn)行各種級別的邏輯設(shè)計，并進(jìn)行數(shù)字邏輯系統(tǒng)的仿真驗(yàn)證，時序分析，邏輯綜合。小波濾波器的設(shè)計屬于復(fù)雜算法的電路設(shè)計，因此利用Veril—ogHDL對雙正交小波濾波器進(jìn)行建模、仿真，實(shí)現(xiàn)電路的自動化設(shè)計，將是一種較為理想的方法。 發(fā)表于：8/24/2011 基于FPGA的通用異步收發(fā)器設(shè)計 采用Verilog HDL語言作為硬件功能的描述，運(yùn)用模塊化設(shè)計方法分別設(shè)計了通用異步收發(fā)器(UART)的發(fā)送模塊、接收模塊和波特率發(fā)生器，并結(jié)合現(xiàn)場可編程門陣列(FPGA)的特點(diǎn)，實(shí)現(xiàn)了一個可移植的UART模塊。該設(shè)計不僅實(shí)現(xiàn)了串行異步通信的主要功能，而且電路簡單，工作穩(wěn)定、可靠，可以將其靈活地嵌入到各個通信系統(tǒng)中。 發(fā)表于：8/23/2011 基于FPGA的遠(yuǎn)距離測溫器數(shù)控系統(tǒng)設(shè)計 介紹了遠(yuǎn)距離測溫器的結(jié)構(gòu)組成和工作原理，設(shè)計了基于FPGA的遠(yuǎn)距離測溫器數(shù)控系統(tǒng)的數(shù)據(jù)采集與控制系統(tǒng)，使用Altera公司的Cyclonell系列的FPGA實(shí)現(xiàn)了包括數(shù)據(jù)采集、數(shù)據(jù)通信等控制功能，著重敘述了硬件與軟件的實(shí)現(xiàn)方法。該數(shù)控系統(tǒng)具有測量精度高，低功耗等特點(diǎn)。 發(fā)表于：8/23/2011 基于FPGA的高速串行傳輸系統(tǒng)的設(shè)計與實(shí)現(xiàn) 作為高傳輸速率和低設(shè)計成本的傳輸技術(shù)，串行傳輸技術(shù)被廣泛應(yīng)用于高速通信領(lǐng)域，并已成為業(yè)界首選。在此基于對高速串行傳輸系統(tǒng)的分析，對實(shí)例進(jìn)行了總體設(shè)計驗(yàn)證，最終達(dá)到高速傳輸?shù)哪康摹?/a> 發(fā)表于：8/23/2011 一種基于音頻解嵌的異步FIFO設(shè)計及FPGA實(shí)現(xiàn) 介紹了一種針對音頻解嵌中的音頻幀輸出而采用的特定異步FIFO的設(shè)計。重點(diǎn)闡述了針對這一特定情況需要考慮到的FIFO深度及讀寫指針復(fù)位控制以及利用讀寫地址格雷碼對FIFO的空、滿標(biāo)志信號的產(chǎn)生電路進(jìn)行邏輯設(shè)計，用Verilog HDL硬件描述語言對電路進(jìn)行RTL級設(shè)計，并使用Modelsim進(jìn)行功能仿真，最后通過FPGA進(jìn)行驗(yàn)證。 發(fā)表于：8/22/2011 硅頻率控制器（SFC）-晶體替代市場的寵兒 晶體的主要組成部分是二氧化硅，俗稱石英。石英具有非凡的機(jī)械和壓電特性，使得從19世紀(jì)40年代中期以來一直作為基本的時鐘器件。如今，只要需要時鐘的地方，工程師首先想到的就是晶體，但是隨著應(yīng)用的不斷深入，晶體的一些固有的缺陷也隨之暴露出來。如今新技術(shù)不斷涌現(xiàn)，并帶來很大的變化。 發(fā)表于：8/22/2011 基于FPGA的數(shù)據(jù)采集系統(tǒng)設(shè)計 摘要：提出一種基于FPGA技術(shù)的多路模擬量、數(shù)字量采集與處理系統(tǒng)的設(shè)計方案，分析整個系統(tǒng)的結(jié)構(gòu)，并討論FPGA內(nèi)部硬件資源的劃分和軟件的設(shè)計方案等。本設(shè)計方案外部電路結(jié)構(gòu)簡單可靠，特別適用于多路檢測系統(tǒng)中，而 發(fā)表于：8/22/2011 DM642和CPLD外部中斷的寄存器式鍵盤設(shè)計 摘要：介紹了一種采用DM642和CPLD相配合的擴(kuò)展鍵盤方法。CPLD管理鍵盤電路中的芯片邏輯，DM642的外部中斷監(jiān)控按鍵的狀態(tài)。簡單闡述了鍵盤的分類，給出系統(tǒng)的硬件電路原理圖，在CCS軟件中調(diào)試程序方法。仿真結(jié)果表明， 發(fā)表于：8/22/2011 基于FPGA的DDS+DPLL跳頻信號源設(shè)計 針對跳頻通信系統(tǒng)有固有噪聲的特點(diǎn)，結(jié)合DDS+DPLL高分辨率、高頻率捷變速度的優(yōu)點(diǎn)，并采用Altera公司的Quartus-Ⅱ_10．1軟件進(jìn)行設(shè)計綜合，提出了一種新型的跳頻信號源。結(jié)果表明，該設(shè)計中DPLL時鐘可達(dá)到120 MHz，性能較高，而僅使用了30個LUT和18個觸發(fā)器，占用資源很少。 發(fā)表于：8/22/2011 ?…354355356357358359360361362363…?
