頭條 基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn) 為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。 最新資訊 基于CPLD的IRIG-B碼對(duì)時(shí)方式在繼電保護(hù)裝置中的應(yīng) 基于GPS的對(duì)時(shí)方式有3種：1)脈沖對(duì)時(shí)方式;2)串行口對(duì)時(shí)方式;3)IRIG-B時(shí)間編碼對(duì)時(shí)方式。脈沖對(duì)時(shí)和串行口對(duì)時(shí)各有優(yōu)缺點(diǎn)，前者精度高但是無法直接提供時(shí)間信息，而后者對(duì)時(shí)精度比較低。IRIG-B碼對(duì)時(shí)方式兼顧了兩者的優(yōu)點(diǎn)，是一種精度很高并且又含有絕對(duì)的精確時(shí)間信息的對(duì)時(shí)方式，采用IRIC-B碼對(duì)時(shí)，就不再需要現(xiàn)場(chǎng)總線的通信報(bào)文對(duì)時(shí)，也不再需要GPS輸出大量脈沖節(jié)點(diǎn)信號(hào)。國(guó)家電網(wǎng)公司發(fā)布的技術(shù)規(guī)范中明確要求新投運(yùn)的需要授時(shí)的變電站自動(dòng)化系統(tǒng)間隔層設(shè)備，原則上應(yīng)采用IRIG-B碼(DC)方式實(shí)現(xiàn)對(duì)時(shí)。 發(fā)表于：9/3/2011 FPGA基礎(chǔ)之時(shí)序設(shè)計(jì) 文章標(biāo)題：FPGA基礎(chǔ)之時(shí)序設(shè)計(jì)。中國(guó)IT實(shí)驗(yàn)室嵌入式開發(fā)頻道提供最全面的嵌入式開發(fā)培訓(xùn)及行業(yè)的信息、技術(shù)以及相關(guān)資料的下載. 發(fā)表于：9/3/2011 如何在FPGA中實(shí)現(xiàn)圖像格式轉(zhuǎn)換 首先由同步視頻輸入MegaCore 功能來處理SDI 視頻數(shù)據(jù)。該功能將同步視頻格式數(shù)據(jù)（ 例如， BT656 或者DVI） 轉(zhuǎn)換為流控制Avalon 流（Avalon-ST） 視頻協(xié)議，實(shí)現(xiàn)與數(shù)據(jù)通路后面其他視頻處理功能的鏈接。 發(fā)表于：9/2/2011 基于ARM+FPGA架構(gòu)的三維圖形加速系統(tǒng) 基于ARM+FPGA架構(gòu)的三維圖形加速系統(tǒng),引言隨著圖形處理的巨額運(yùn)算量，CPU變得不堪重負(fù)。此時(shí)，需要使用特定的硬件設(shè)備來為嵌入式CPU承擔(dān)圖形處理的任務(wù)。具有三維圖形硬件加速能力的ARM+FPGA架構(gòu)嵌入式圖形系統(tǒng)就是其中一種解決方案。其中，ARM處 發(fā)表于：9/2/2011 SOPC中NiosII的LCD顯示驅(qū)動(dòng)IP設(shè)計(jì) 針對(duì)SOPC Builder系統(tǒng)沒有提供128064液晶模塊驅(qū)動(dòng)的問題，以CBGl28064液晶模塊為例，采用有限狀態(tài)機(jī)，用Verilog HDL語言設(shè)計(jì)了顯示驅(qū)動(dòng)IP核，并構(gòu)建了基于NiosII嵌入式處理器的片上系統(tǒng)。通過把顯示驅(qū)動(dòng)IP核下載到Cyclone系列FPGA上，驗(yàn)證了該設(shè)計(jì)的可行性。 發(fā)表于：9/2/2011 賽靈思中國(guó)電子展西部論壇做主題演講同時(shí)榮膺“2011年最佳FPGA技術(shù)獎(jiǎng)” 全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）宣布在近期在西安曲江國(guó)際會(huì)展中心舉行的中國(guó)(西安)電子展西部論壇上，賽靈思亞太區(qū)市場(chǎng)與銷售總監(jiān)張宇清代表賽靈思做“可編程加速西部‘中國(guó)智造’”的主題演講，并與出席開幕式的陜西省委常委、常務(wù)副省長(zhǎng)婁勤儉，中國(guó)電子學(xué)會(huì)副理事長(zhǎng)兼秘書長(zhǎng)劉汝林、工業(yè)和信息化部總經(jīng)濟(jì)師周子學(xué)、中國(guó)科學(xué)院院士李未等領(lǐng)導(dǎo)及業(yè)界知名人士會(huì)面。與此同時(shí)， 賽靈思還參與了中國(guó)電子報(bào)同期主辦的“2011中國(guó)FPGA產(chǎn)業(yè)發(fā)展論壇及頒獎(jiǎng)儀式?！睘楸碚?011年賽靈思在28nm工藝節(jié)點(diǎn)所做出的諸多技術(shù)創(chuàng)新， 中國(guó)電子報(bào)把“2011年最佳FPGA技術(shù)獎(jiǎng)”授予賽靈思公司。 發(fā)表于：9/2/2011 基于ARM和FPGA架構(gòu)的三維圖形加速系統(tǒng) 本文設(shè)計(jì)了基于ARM和FPGA的嵌入式圖形系統(tǒng)，使用FPGA在硬件上實(shí)現(xiàn)三維圖形處理，緩解嵌入式CPU在處理三維圖形時(shí)因計(jì)算量過大而導(dǎo)致系統(tǒng)效率降低的問題。圖像顯示符合人眼對(duì)圖像連續(xù)性的要求。 發(fā)表于：9/1/2011 Premier Farnell與SemiSouth簽署全球分銷協(xié)議 Premier Farnell plc（倫敦證券交易所股票代碼：pfl）于今日宣布與SemiSouth Laboratories, Inc.簽署全球庫(kù)存分配協(xié)議。SemiSouth 是領(lǐng)先的碳化硅 (SiC) 二極管和晶體管技術(shù)制造商，可進(jìn)行高功率、高效率、苛刻環(huán)境下的電源管理和轉(zhuǎn)換應(yīng)用。 發(fā)表于：9/1/2011 在FPGA上建立一個(gè)UWB脈沖發(fā)生器 用大多數(shù)FPGA都可以實(shí)現(xiàn)一個(gè)數(shù)字UWB（超寬帶）脈沖發(fā)生器。本設(shè)計(jì)可以創(chuàng)建一個(gè)兩倍于FPGA時(shí)鐘頻率的脈沖信號(hào)。以前的設(shè)計(jì)要采用異步延遲，才能制造出所需頻率的脈沖。不過該設(shè)計(jì)需要一只支持三態(tài)上拉的FPGA，如Xilinx公司的Virtex2。這種方案亦需要手工布局與布線。今天的FPGA都不支持三態(tài)上拉。 發(fā)表于：9/1/2011 基于FPGA的智能超聲波功率源的設(shè)計(jì) 本文介紹了一種基于直接數(shù)字合成(Direct Digital Synthesis，DDS)技術(shù)的超聲波功率源的設(shè)計(jì)。詳細(xì)介紹了基于現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)的DDS信號(hào)產(chǎn)生電路、功率放大電路以及超聲波功率源與換能器的匹配設(shè)計(jì)，與傳統(tǒng)的DDS相比，本系統(tǒng)的功率已經(jīng)達(dá)到工業(yè)應(yīng)用的水平。 發(fā)表于：9/1/2011 ?…354355356357358359360361362363…?
