頭條 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新資訊 一种基于Spartan3E的DDS优化设计 在高可靠应用领域，如果设计得当，将不会存在类似于MCU的复位不可靠和PC可能跑飞等问题。CPLD/FPGA的高可靠性还表现在，几乎可将整个系统下载于同一芯片中，实现所谓片上系统，从而大大缩小了体积，易于管理和屏蔽。所以，本文将在对DDS的基本原理进行深入理解的基础上，采用多级流水线控制技术对DDS的VHDL语言实现进行优化，同时考虑到系统设计中的异步接口的同步化设计问题，把该设计适配到Xilinx公司的最新90nm工艺的Spartan3E系列的FPGA中。 發(fā)表于：2011/9/5 基于DSP和FPGA的多波形雷达回波中频模拟器实现 本文论述一种自主产生式的雷达回波模拟器中频部分的设计实现方法，该模拟器可产生脉冲单频、脉冲线性调频、步进频、步进频+线性调频等多种波形的雷达回波信号，并可产生双目标和参数可控的带限高斯白噪声，可模拟主要的干扰类型;输出信号既可以直接用于信号处理机的中频注入式测试，也可上变频后用于雷达系统的射频条件下的各种测试验证。以下对该中频雷达回波模拟器的实现方法予以详细阐述。 發(fā)表于：2011/9/5 基于CoolRunner CPLD的MP3应用开发板的设计 本文介绍了基于CoolRunner CPLD的MP3应用开发板的设计流程，验证了利用现有IP Core设计的可行性和高效性。在设计过程中，硬件(实验评估板)的设计和基于IP Core的算法设计可同步进行，避免了两者因异步带来的设计周期的延长。实践证明本文的设计思路和实现方法是一种灵活、快速、可靠地开发数字系统平台的设计方案。 發(fā)表于：2011/9/5 基于SOPC的EDSL Modem的研制 EDSL Modem硬件平台的搭建主要使用了 Altera公司的 FPGA Cyclone EP1C6Q240C8芯片，它拥有充足的可编程逻辑资源内嵌32位Nios-II软核处理器来实现整个可编程嵌入式系统。系统的主要功能由FPGA实现，硬件电路除 FPGA外只需加上存储器件、以太网控制芯片和前端AD/DA转换芯片即可。本系统主要使用了一片 8M Byte Flash,一片16M Byte SDRAM，以及以太网接口控制芯片等作为FPGA的外围设备，硬件结构简单明了，极大提高了系统的可靠性。FPGA系统运行时钟为50MHz，充分保证了系统的运行速度。 在硬件平台的搭建中主要用到了Altera公司的Quartus-II与SOPC Builder软件，其中 Quartus-II能进行系统及各逻辑部件的设计输入、编译、仿真、综合、布局布线，并进行位流文件的下载和配置文件的烧录，以及使用片内逻辑分析仪进行分析和验证。 SOPC Builder嵌入在Quartus-II开发系统内,是一个自动系统开发工具,能够自动进行系统定义,完成 SOPC开发的集成过程。在SOPC Builder 中选取系统所需部件,并自动生成每个 發(fā)表于：2011/9/4 基于Virtex-5 FPGA的高速串行传输系统的设计与实现 目前，高速串行接口取代并行拓扑结构已经是大势所趋。当今很多公用互连标准(如USB，PCI-Express)都是基于串行连接来实现高速传输的。相比于并行总线，串行连接的物理紧密度和链路韧性具有很多优势。因此，很多传输领域都转向了串行传输，如笔记本电脑显示互连、高速背板互连和存储器内部互连。该系统涉及到的技术主要包括：光纤传输、PCIE(PCI-Express)传输和DDR缓存技术，以及这几种技术在FPGA中融合为一个完整的串行传输链路，并实现了在两台服务器之间的高速数据传输测试，这对于实际工程应用具有重要的现实意义。 發(fā)表于：2011/9/4 基于CPLD的IRIG-B码对时方式在继电保护装置中的应 基于GPS的对时方式有3种：1)脉冲对时方式;2)串行口对时方式;3)IRIG-B时间编码对时方式。脉冲对时和串行口对时各有优缺点，前者精度高但是无法直接提供时间信息，而后者对时精度比较低。IRIG-B码对时方式兼顾了两者的优点，是一种精度很高并且又含有绝对的精确时间信息的对时方式，采用IRIC-B码对时，就不再需要现场总线的通信报文对时，也不再需要GPS输出大量脉冲节点信号。国家电网公司发布的技术规范中明确要求新投运的需要授时的变电站自动化系统间隔层设备，原则上应采用IRIG-B码(DC)方式实现对时。 發(fā)表于：2011/9/3 FPGA基础之时序设计 文章标题：FPGA基础之时序设计。中国IT实验室嵌入式开发频道提供最全面的嵌入式开发培训及行业的信息、技术以及相关资料的下载. 發(fā)表于：2011/9/3 如何在FPGA中实现图像格式转换 首先由同步视频输入MegaCore 功能来处理SDI 视频数据。该功能将同步视频格式数据（ 例如， BT656 或者DVI） 转换为流控制Avalon 流（Avalon-ST） 视频协议，实现与数据通路后面其他视频处理功能的链接。 發(fā)表于：2011/9/2 基于ARM+FPGA架构的三维图形加速系统 基于ARM+FPGA架构的三维图形加速系统,引言随着图形处理的巨额运算量，CPU变得不堪重负。此时，需要使用特定的硬件设备来为嵌入式CPU承担图形处理的任务。具有三维图形硬件加速能力的ARM+FPGA架构嵌入式图形系统就是其中一种解决方案。其中，ARM处 發(fā)表于：2011/9/2 SOPC中NiosII的LCD显示驱动IP设计 针对SOPC Builder系统没有提供128064液晶模块驱动的问题，以CBGl28064液晶模块为例，采用有限状态机，用Verilog HDL语言设计了显示驱动IP核，并构建了基于NiosII嵌入式处理器的片上系统。通过把显示驱动IP核下载到Cyclone系列FPGA上，验证了该设计的可行性。 發(fā)表于：2011/9/2 <…354355356357358359360361362363…>
