国内揄拍高清国内精品对白,国产成人高清综合在线,欧美巨大性爽欧美精品

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場(chǎng)對(duì)具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對(duì)軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對(duì)性地應(yīng)用高性能軟硬件的解決方案。

芯谷科技PCB設(shè)計(jì)心得

1、電路設(shè)計(jì)的構(gòu)架與期望;充分理解電路設(shè)計(jì)的構(gòu)思與最終的期望，對(duì)電路設(shè)計(jì)者自己來說不是問題，但是如果PCB設(shè)計(jì)與電路設(shè)計(jì)分別由兩個(gè)人來做，那么PCB設(shè)計(jì)者要充分理解電路設(shè)計(jì)的構(gòu)思與最終的期望就變得非常重要，這

發(fā)表于：9/15/2011

基于Flash型FPGA的信號(hào)源卡設(shè)計(jì)

信號(hào)源廣泛應(yīng)用于電子電路、自動(dòng)控制和科學(xué)試驗(yàn)等領(lǐng)域。它是一種為電子測(cè)量和計(jì)量工作提供符合嚴(yán)格技術(shù)要求的電信號(hào)設(shè)備。該設(shè)計(jì)可以模擬各種復(fù)雜信號(hào)，還可對(duì)頻率進(jìn)行動(dòng)態(tài)、及時(shí)的控制。作為激勵(lì)源，仿真各種測(cè)試信號(hào)，提供給被測(cè)電路，以滿足測(cè)量或各種實(shí)際需要，并能夠與其它模塊，組成自動(dòng)測(cè)試系統(tǒng)。該系統(tǒng)的設(shè)計(jì)，完整的實(shí)現(xiàn)了一個(gè)物理信號(hào)的產(chǎn)生，同時(shí)也包括信號(hào)發(fā)生器硬件的設(shè)計(jì)和軟件的設(shè)計(jì)。

發(fā)表于：9/14/2011

3M與IBM聯(lián)手研發(fā)3D半導(dǎo)體新型粘接材料　技術(shù)創(chuàng)新鑄就“硅片大廈”

近日,明尼蘇達(dá)州 ST PAUL 和紐約 ARMONK 聯(lián)合報(bào)道：3M 公司和 IBM 公司（紐約證交所掛牌名稱：IBM）今日宣布將共同研發(fā)一種新的粘接材料，用來把半導(dǎo)體封裝成密集的疊層硅片“塔”(towers)。兩家公司的目標(biāo)是創(chuàng)制一種新型的材料。有了它，就可以史無前例地用100片獨(dú)立硅片組合成商用微處理器。　　

發(fā)表于：9/14/2011

Altera演示業(yè)界第一款基于模型的FPGA浮點(diǎn)DSP工具

Altera公司 (NASDAQ: ALTR) 今天演示了使用FPGA的浮點(diǎn)DSP新設(shè)計(jì)流程，這是業(yè)界第一款基于模型的浮點(diǎn)設(shè)計(jì)工具，支持在FPGA中實(shí)現(xiàn)復(fù)數(shù)浮點(diǎn)DSP算法。伯克萊設(shè)計(jì)技術(shù)公司 (Berkeley Design Technology, Inc, BDTI) 進(jìn)行的獨(dú)立分析驗(yàn)證了能夠在Altera 的Stratix®和Arria® FPGA系列中簡(jiǎn)單方便的高效實(shí)現(xiàn)高性能浮點(diǎn)DSP設(shè)計(jì)。

發(fā)表于：9/14/2011

基于SOPC的嵌入式高速串口設(shè)計(jì)

高速串口數(shù)據(jù)通信在現(xiàn)代通信系統(tǒng)和控制系統(tǒng)中應(yīng)用日益廣泛，較之傳統(tǒng)的基于RS232傳輸標(biāo)準(zhǔn)，具有更高的可靠性，更強(qiáng)的兼容性，更快的傳輸速率。

發(fā)表于：9/13/2011

基于CPLD及FPGA的VHDL語(yǔ)言電路優(yōu)化設(shè)計(jì)

在VHDL語(yǔ)言電路優(yōu)化設(shè)計(jì)當(dāng)中，優(yōu)化問題主要包括面積優(yōu)化和速度優(yōu)化。面積優(yōu)化是指CPLD／FPGA的資源利用率優(yōu)化，即用盡可能少的片內(nèi)資源實(shí)現(xiàn)更多電路功能；速度優(yōu)化是指設(shè)計(jì)系統(tǒng)滿足一定的速度要求。

發(fā)表于：9/13/2011

基于FPGA的雷達(dá)恒虛警模塊的設(shè)計(jì)

恒虛警處理技術(shù)可以使雷達(dá)在保持較高發(fā)現(xiàn)概率的同時(shí)，降低虛警概率。為了提高機(jī)載雷達(dá)在雜波與噪聲背景條件下發(fā)現(xiàn)目標(biāo)的能力，針對(duì)復(fù)雜統(tǒng)計(jì)模型應(yīng)用的局限性，提出了一種基于FPGA的恒虛警模塊的設(shè)計(jì)思想，并在軟件平臺(tái)環(huán)境下，對(duì)設(shè)計(jì)方法的可行性進(jìn)行了仿真驗(yàn)證。

發(fā)表于：9/13/2011

基于FPGA的SoC驗(yàn)證平臺(tái)實(shí)現(xiàn)電路仿真?zhèn)慑e(cuò)

基于FPGA的SoC驗(yàn)證平臺(tái)實(shí)現(xiàn)電路仿真?zhèn)慑e(cuò),臺(tái)灣工業(yè)技術(shù)研究院提出一種能夠顯著提升客制化FPGA原型板驗(yàn)證效率的創(chuàng)新方法，自動(dòng)化現(xiàn)有的電路仿真(in-circuitemulation)偵錯(cuò)功能，并提供更高的FPGA能見度。這個(gè)以FPGA為基礎(chǔ)的SoC驗(yàn)證平臺(tái)對(duì)工研院而言是前景看好

發(fā)表于：9/13/2011

基于SOPC的MPEG4視頻播放器

基于SOPC的MPEG4視頻播放器,引言多媒體技術(shù)實(shí)用化的關(guān)鍵技術(shù)之一,就是解決視頻、音頻數(shù)字化以后數(shù)據(jù)量大,與數(shù)字存儲(chǔ)媒體、通信網(wǎng)容量小的矛盾,其解決途徑就是壓縮。為了支持低比特率視頻傳輸業(yè)務(wù),MPEG(MovingPictureExpertsGroup)推出

發(fā)表于：9/13/2011

基于FPGA的TMR方法改進(jìn)策略

基于FPGA的TMR方法改進(jìn)策略,基于SRAM的FPGA對(duì)于空間粒子輻射非常敏感，很容易產(chǎn)生軟故障，所以對(duì)基于FPGA的電子系統(tǒng)采取容錯(cuò)措施以防止此類故障的出現(xiàn)是非常重要的。三模冗余(TMR)方法以其實(shí)現(xiàn)的簡(jiǎn)單性和效果的可靠性而被廣泛用于對(duì)單粒子翻轉(zhuǎn)(

發(fā)表于：9/10/2011