国产免费A∨在线播放,日韩精品A片一区二区三区

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

半導(dǎo)體所硅基集成光學(xué)導(dǎo)向邏輯器件研究取得系列進(jìn)展

光學(xué)導(dǎo)向邏輯器件因其本征的高速和低損耗特性，有望在雷達(dá)、聲納信號處理等對計算速度要求很高的領(lǐng)域獲得應(yīng)用。

發(fā)表于：9/16/2011

TD-LTE系統(tǒng)中數(shù)據(jù)轉(zhuǎn)存技術(shù)的研究及實(shí)現(xiàn)

基于對TD-LTE系統(tǒng)中數(shù)據(jù)存儲及傳輸技術(shù)的研究及分析，提出了一種下行鏈路處理的系統(tǒng)實(shí)現(xiàn)方案，并在Virtex-5系列FPGA芯片中完成DDR2 SDRAM控制器的設(shè)計及優(yōu)化。該技術(shù)方案應(yīng)用于TD-LTE無線綜合測試儀中，完成下行鏈路大容量高速數(shù)據(jù)的接收和發(fā)送，實(shí)現(xiàn)硬件資源共享，其處理速度和數(shù)據(jù)精度滿足TD-LTE測試要求。

發(fā)表于：9/15/2011

基于Virtex-II Pro的雙核系統(tǒng)構(gòu)建

基于Xilinx的Virtex-II Pro開發(fā)板實(shí)現(xiàn)了雙PowerPC405核硬件系統(tǒng)構(gòu)建，支持對共享存儲器的訪問及共享串口輸出。重點(diǎn)給出了系統(tǒng)的構(gòu)建方法及共享資源控制機(jī)制，測試結(jié)果驗(yàn)證了系統(tǒng)的可行性。

發(fā)表于：9/15/2011

ISA總線實(shí)現(xiàn)多路同步DDS信號源設(shè)計

ISA總線實(shí)現(xiàn)多路同步DDS信號源設(shè)計,直接數(shù)字式頻率合成器以其極高的頻率分辨率、極短的頻率轉(zhuǎn)換時間、相位精確可調(diào)、設(shè)備結(jié)構(gòu)簡單、易集成、體積小及成本低等優(yōu)點(diǎn)，在高分辨雷達(dá)系統(tǒng)、寬帶擴(kuò)頻通信系統(tǒng)以及現(xiàn)代測控系統(tǒng)中得到廣泛的應(yīng)用。為了便于信息

發(fā)表于：9/15/2011

基于FPGA和DDS的信號源設(shè)計

隨著高速可編程邏輯器件FPGA的發(fā)展，電子工程師可根據(jù)實(shí)際需求，在單一FPGA上開發(fā)出性能優(yōu)良的具有任意波形的DDS系統(tǒng)，極大限度地簡化設(shè)計過程并提高效率。本文在討論DDS的基礎(chǔ)上，介紹利用FPGA設(shè)計的基于DDS的信號發(fā)生器。

發(fā)表于：9/15/2011

SMT電子產(chǎn)品進(jìn)行PCB設(shè)計之總體目標(biāo)和結(jié)構(gòu)

1.首先確定電子產(chǎn)品功能、性能指標(biāo)、成本以及整機(jī)的外形尺寸的總體目標(biāo)新產(chǎn)品開發(fā)設(shè)計時，首先要給產(chǎn)品的性能、質(zhì)量和成本進(jìn)行定位。—般情況下，任何產(chǎn)品設(shè)計都需要在性能、可制造性及成本之間進(jìn)行權(quán)衡和

發(fā)表于：9/15/2011

芯谷科技PCB設(shè)計心得

1、電路設(shè)計的構(gòu)架與期望;充分理解電路設(shè)計的構(gòu)思與最終的期望，對電路設(shè)計者自己來說不是問題，但是如果PCB設(shè)計與電路設(shè)計分別由兩個人來做，那么PCB設(shè)計者要充分理解電路設(shè)計的構(gòu)思與最終的期望就變得非常重要，這

發(fā)表于：9/15/2011

基于Flash型FPGA的信號源卡設(shè)計

信號源廣泛應(yīng)用于電子電路、自動控制和科學(xué)試驗(yàn)等領(lǐng)域。它是一種為電子測量和計量工作提供符合嚴(yán)格技術(shù)要求的電信號設(shè)備。該設(shè)計可以模擬各種復(fù)雜信號，還可對頻率進(jìn)行動態(tài)、及時的控制。作為激勵源，仿真各種測試信號，提供給被測電路，以滿足測量或各種實(shí)際需要，并能夠與其它模塊，組成自動測試系統(tǒng)。該系統(tǒng)的設(shè)計，完整的實(shí)現(xiàn)了一個物理信號的產(chǎn)生，同時也包括信號發(fā)生器硬件的設(shè)計和軟件的設(shè)計。

發(fā)表于：9/14/2011

3M與IBM聯(lián)手研發(fā)3D半導(dǎo)體新型粘接材料　技術(shù)創(chuàng)新鑄就“硅片大廈”

近日,明尼蘇達(dá)州 ST PAUL 和紐約 ARMONK 聯(lián)合報道：3M 公司和 IBM 公司（紐約證交所掛牌名稱：IBM）今日宣布將共同研發(fā)一種新的粘接材料，用來把半導(dǎo)體封裝成密集的疊層硅片“塔”(towers)。兩家公司的目標(biāo)是創(chuàng)制一種新型的材料。有了它，就可以史無前例地用100片獨(dú)立硅片組合成商用微處理器。　　

發(fā)表于：9/14/2011

Altera演示業(yè)界第一款基于模型的FPGA浮點(diǎn)DSP工具

Altera公司 (NASDAQ: ALTR) 今天演示了使用FPGA的浮點(diǎn)DSP新設(shè)計流程，這是業(yè)界第一款基于模型的浮點(diǎn)設(shè)計工具，支持在FPGA中實(shí)現(xiàn)復(fù)數(shù)浮點(diǎn)DSP算法。伯克萊設(shè)計技術(shù)公司 (Berkeley Design Technology, Inc, BDTI) 進(jìn)行的獨(dú)立分析驗(yàn)證了能夠在Altera 的Stratix®和Arria® FPGA系列中簡單方便的高效實(shí)現(xiàn)高性能浮點(diǎn)DSP設(shè)計。

發(fā)表于：9/14/2011