頭條 基于FPGA的視頻處理硬件平臺設計與實現(xiàn) 為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉換與疊加技術，該技術以FPGA為核心，搭配解碼電路及信號轉換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結果表明，視頻轉換與疊加技術能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應用價值。 最新資訊 基于FPGA的高精度數(shù)字電源設計 基于FPGA的高精度數(shù)字電源設計,1引言在信息技術高速發(fā)展的今天,電子系統(tǒng)數(shù)字化已經成為有目共睹的趨勢,從傳統(tǒng)應用中小規(guī)模芯片構造電路系統(tǒng)到廣泛地應用單片機,到今天DSP及FPGA在系統(tǒng)設計中的應用,電子設計技術已邁入了一個全新階段。FPGA不僅 發(fā)表于：10/12/2011 X-FAB認證Cadence物理驗證系統(tǒng)用于所有工藝節(jié)點 全球電子設計創(chuàng)新領先企業(yè)Cadence 設計系統(tǒng)公司 (NASDAQ: CDNS)，今天宣布頂尖的模擬/混合信號半導體應用晶圓廠X-FAB，已認證Cadence物理驗證系統(tǒng)用于其大多數(shù)工藝技術。晶圓廠的認證意味著X-FAB已在其所有工藝節(jié)點中審核認可了Cadence物理實現(xiàn)系統(tǒng)的硅精確性，混合信號客戶可利用其與Cadence Virtuoso和Encounter流程的緊密結合獲得新功能與效率優(yōu)勢。 發(fā)表于：10/11/2011 ARM與聯(lián)電拓展長期IP合作伙伴關系至28納米 ARM公司與全球領先的半導體晶圓代工商聯(lián)電（NYSE:UMC; TWSE:2303）近日共同宣布達成長期合作協(xié)議，將為聯(lián)電的客戶提供已經通過聯(lián)電28HPM工藝技術驗證的ARM Artisan®物理IP解決方案。這項最新的28納米工藝技術的應用范圍極廣，包括手機與無線等便攜設備，以及數(shù)字家庭和高速網絡等高性能應用。此次合作集合了兩家公司的優(yōu)勢，將為雙方的客戶提供卓越的技術與支持。 發(fā)表于：10/11/2011 基于FPGA的Sobel邊緣檢測應用 針對目前數(shù)字圖像處理速度慢的問題, 提出了一種基于 FPGA器件的 Sobel 邊緣檢測實現(xiàn)方案。Sobel 邊緣檢測分別在FPGA和MATLAB上仿真實現(xiàn)，仿真結果表明，該方案可以大幅提高Sobel 邊緣檢測的速度，并且獲得了很好的邊緣檢測效果。最后列舉了一個基于FPGA器件的Sobel邊緣檢測的應用實例。 發(fā)表于：10/11/2011 多用戶水聲通信仿真平臺設計 多用戶水聲通信仿真平臺由服務器和客戶端兩部分組成，在PC機上實現(xiàn)服務器功能；在以Cyclone III FPGA為核心的SoPC系統(tǒng)上實現(xiàn)客戶端功能。信號通過客戶端的數(shù)據采集處理后，傳輸至服務器并與模擬水聲信道的沖擊響應進行卷積等運算，最后將運算結果轉發(fā)給其他客戶端，實現(xiàn)多用戶水聲通信仿真功能。 發(fā)表于：10/10/2011 基于Nios II的多媒體廣告系統(tǒng)設計 本系統(tǒng)是在Altera公司的DE1上實現(xiàn)，F(xiàn)PGA采用的是Cyclone II EP2C20F484C7。伴隨著Nios的發(fā)展，Altera的SOPC概念逐漸為人們所接受，進而又推出了第二代處理器軟核Nios II，提高了處理能力、減少了資源占用，并在價格上擁有相當大的優(yōu)勢，進一步推動了SOPC的發(fā)展。系統(tǒng)模塊在SOPC中可方便集成為一個系統(tǒng)。 發(fā)表于：10/10/2011 基于NiosⅡ處理器的總線架構的SD卡設計 基于NiosⅡ處理器的總線架構的SD卡設計,SD存儲卡以其大容量和小尺寸的特點，成為市面上各種嵌入式消費產品最常見的存儲媒介，探討SD卡設備的設計具有廣泛的應用價值。這里將結合NiosⅡ處理器的總線架構，分析SD卡的接口協(xié)議和驅動程序設計方法，并給出SD卡 發(fā)表于：10/10/2011 利用DSP和CPLD增強數(shù)據采集的可擴展性 DSP雖然在算法處理上功能很強大，但其控制功能是非常弱的;而CPLD本身并不具有內部寄存器，雖然可以用CPLD的邏輯塊來實現(xiàn)寄存器，但是這將耗費大量的CPLD資源。然而，CPLD的強項在于時序和邏輯控制。本文介紹的多路數(shù)據采集系統(tǒng)就是充分利用了DSP和CPLD的優(yōu)點，將多個A/D轉換單元通過CPLD映射到DSP的I/O地址空間，利用CPLD屏蔽A/D轉換的初始化以及讀寫操作過程，使得DSP可以透過CPLD這個"黑匣子"快速、準確地獲取數(shù)據。 發(fā)表于：10/10/2011 基于FPGA的可重構智能儀器設計 在可重構系統(tǒng)（ReconfigurableSystem）中，硬件信息（可編程器件的配置信息）也可以像軟件程序一樣被動態(tài)調用或修改。這樣既保留了硬件計算的性能，又兼具軟件的靈活性。尤其是大規(guī)?？删幊唐骷﨔PGA的出現(xiàn)，實時電路重構思想逐漸引起了學術界的關注[3]?？芍貥嫷膶崿F(xiàn)技術又很多種方式，包括DSP重構技術、FPGA重構、DSP+FPGA重構、可重組算法邏輯體系結構、可進化硬件（EHW）、本地重構/Internet遠程重構、SOPC/SOC重構。 發(fā)表于：10/10/2011 一種基于NiosⅡ的可重構DSP系統(tǒng)設計 這種將常用的硬件模塊生成指令，軟、硬件并存的設計方法在FPGA中可實現(xiàn)較復雜的DSP運算。整個系統(tǒng)除了ADC、DAC和控制選擇鍵盤外，都可在1片F(xiàn)PGA可編程芯片中實現(xiàn)。還可通過Avalon總線自定義各種接口模塊組件，提高整個DSP系統(tǒng)的靈活性，將軟件的靈活性和硬件的高速性予以結合。 發(fā)表于：10/10/2011 ?…342343344345346347348349350351…?
