少妇高潮呻吟a片免费看,一本大道香蕉高清久久,欧美日韩精品国产一区在线

頭條

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開(kāi)發(fā)的現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無(wú)需等待數(shù)周才能從晶圓廠(chǎng)返回芯片。如果出現(xiàn)錯(cuò)誤或問(wèn)題，設(shè)備可以在那里重新編程。

基于FPGA和PCI的AFDX終端接口卡設(shè)計(jì)

航空電子全雙工交換式以太網(wǎng)(AFDX)是在商用以太網(wǎng)的基礎(chǔ)上經(jīng)過(guò)改進(jìn)實(shí)時(shí)性和可靠性建立起來(lái)的。依據(jù)ARINC664規(guī)范第7部分對(duì)終端接口卡時(shí)延和抖動(dòng)的性能要求，提出基于FPGA和PCI的AFDX終端接口卡的整體設(shè)計(jì)方案，對(duì)發(fā)送和接收模塊等關(guān)鍵模塊進(jìn)行了設(shè)計(jì)，并分析了PCI接口驅(qū)動(dòng)程序。測(cè)試結(jié)果表明,該接口卡實(shí)時(shí)性好、傳輸速率高、穩(wěn)定可靠，符合AFDX協(xié)議標(biāo)準(zhǔn)。

發(fā)表于：10/13/2011

基于Nios II軟核的內(nèi)河航標(biāo)監(jiān)控系統(tǒng)設(shè)計(jì)

介紹了一種基于Nios II軟核處理器的內(nèi)河航標(biāo)監(jiān)控系統(tǒng)的設(shè)計(jì)，與傳統(tǒng)和限定的硬件組織和連接的控制系統(tǒng)方案相比，F(xiàn)PGA強(qiáng)大的邏輯控制性結(jié)合Nios II軟核的靈活的功能，可方便地實(shí)現(xiàn)功能修改和添加；高度地集成能力，較大程度上減少產(chǎn)品體積以及外部信號(hào)對(duì)系統(tǒng)的干擾，增加了系統(tǒng)的可靠性、穩(wěn)定性和靈活性。利用GSM和GPS進(jìn)行定位數(shù)據(jù)的無(wú)線(xiàn)傳輸系統(tǒng)具有簡(jiǎn)單、穩(wěn)定、可靠、覆蓋范圍廣的特點(diǎn)，而且在成本上具有較大地優(yōu)勢(shì)。

發(fā)表于：10/13/2011

Altera發(fā)布FPGA業(yè)界第一款SoC FPGA軟件開(kāi)發(fā)虛擬目標(biāo)

Altera公司(Nasdaq: ALTR)今天宣布可以提供FPGA業(yè)界的第一個(gè)虛擬目標(biāo)平臺(tái)，支持面向Altera最新發(fā)布的SoC FPGA器件立即開(kāi)始器件專(zhuān)用嵌入式軟件的開(kāi)發(fā)。在Synopsys有限公司成熟的虛擬原型開(kāi)發(fā)解決方案基礎(chǔ)上，SoC FPGA虛擬目標(biāo)是基于PC在Altera SoC FPGA開(kāi)發(fā)電路板上的功能仿真。虛擬目標(biāo)與SoC FPGA電路板二進(jìn)制和寄存器兼容，功能等價(jià)，保證了開(kāi)發(fā)人員以最小的工作量將在虛擬目標(biāo)上開(kāi)發(fā)的軟件移植到實(shí)際電路板上。支持Linux和VxWorks，并在主要ARM輔助系統(tǒng)開(kāi)發(fā)工具的幫助下，嵌入式軟件工程師利用虛擬目標(biāo)，使用熟悉的工具來(lái)開(kāi)發(fā)應(yīng)用軟件，最大限度的重新使用已有代碼，利用前所未有的目標(biāo)控制和目標(biāo)可視化功能，進(jìn)一步提高效能，這對(duì)于復(fù)雜多核處理器系統(tǒng)開(kāi)發(fā)非常重要。

發(fā)表于：10/12/2011

Altera發(fā)布SoC FPGA：在28-nm單芯片解決方案中集成了ARM處理器系統(tǒng)和FPGA

Altera公司 (Nasdaq: ALTR) 今天發(fā)布其基于ARM的SoC FPGA系列產(chǎn)品，在單芯片中集成了28-nm Cyclone® V和Arria® V FPGA架構(gòu)、雙核ARM® Cortex?-A9 MPCore?處理器、糾錯(cuò)碼(ECC)保護(hù)存儲(chǔ)器控制器、外設(shè)和寬帶互聯(lián)等。這些SoC FPGA繼承了ARM豐富的軟件開(kāi)發(fā)工具、調(diào)試器、操作系統(tǒng)、中間件和應(yīng)用程序等輔助系統(tǒng)功能。用戶(hù)可以利用Altera的SoC FPGA開(kāi)發(fā)流程，迅速建立可定制基于ARM的系統(tǒng)，減小了各種行業(yè)中嵌入式系統(tǒng)的電路板面積、功耗和成本，同時(shí)提升了性能，這些行業(yè)包括，汽車(chē)、工業(yè)、視頻監(jiān)控、無(wú)線(xiàn)基礎(chǔ)設(shè)施、計(jì)算機(jī)和存儲(chǔ)等。

發(fā)表于：10/12/2011

基于FPGA的四通道視頻縮放引擎的研究及設(shè)計(jì)

設(shè)計(jì)了一種可實(shí)現(xiàn)4路視頻信號(hào)縮放和幀率轉(zhuǎn)換的電路架構(gòu)。視頻信號(hào)依次經(jīng)過(guò)縮小模塊、幀率轉(zhuǎn)換模塊以及放大模塊，有效地減少了幀率轉(zhuǎn)換對(duì)存儲(chǔ)器帶寬的需求。幀率變換模塊采用輸入和輸出自適應(yīng)調(diào)整的算法，同時(shí)在縮小模塊采用加權(quán)均值算法，而放大模塊則采用四點(diǎn)雙三次插值算法。在滿(mǎn)足視頻放大質(zhì)量要求的基礎(chǔ)上，避免了采用過(guò)于復(fù)雜算法而消耗過(guò)多的FPGA資源，有效地解決了視頻放大算法實(shí)現(xiàn)視頻縮小時(shí)原始圖像信息量丟失導(dǎo)致圖像失真的問(wèn)題。

發(fā)表于：10/12/2011

AVS逆掃描反量化和反變換模塊的硬件設(shè)計(jì)

提出一種適用于AVS視頻解碼器逆掃描、反量化和反變換的硬件結(jié)構(gòu)優(yōu)化設(shè)計(jì)方案，該設(shè)計(jì)把逆掃描、反量化和反變換過(guò)程結(jié)合在一起進(jìn)行設(shè)計(jì),以宏塊為單位進(jìn)行操作且在塊與塊之間采用了流水線(xiàn)技術(shù),并通過(guò)采用乒乓技術(shù)和寄存器復(fù)用技術(shù)達(dá)到速度和面積的平衡和優(yōu)化。本設(shè)計(jì)在Quartus II 8.0上進(jìn)行了仿真，仿真結(jié)果與C中結(jié)果進(jìn)行了比對(duì)，通過(guò)在基于Nios II的AVS視頻解碼系統(tǒng)測(cè)試平臺(tái)上進(jìn)行測(cè)試，證明了該模塊功能的正確性。

發(fā)表于：10/12/2011

基于FPGA的高精度數(shù)字電源設(shè)計(jì)

基于FPGA的高精度數(shù)字電源設(shè)計(jì),1引言在信息技術(shù)高速發(fā)展的今天,電子系統(tǒng)數(shù)字化已經(jīng)成為有目共睹的趨勢(shì),從傳統(tǒng)應(yīng)用中小規(guī)模芯片構(gòu)造電路系統(tǒng)到廣泛地應(yīng)用單片機(jī),到今天DSP及FPGA在系統(tǒng)設(shè)計(jì)中的應(yīng)用,電子設(shè)計(jì)技術(shù)已邁入了一個(gè)全新階段。FPGA不僅

發(fā)表于：10/12/2011

X-FAB認(rèn)證Cadence物理驗(yàn)證系統(tǒng)用于所有工藝節(jié)點(diǎn)

　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence 設(shè)計(jì)系統(tǒng)公司 (NASDAQ: CDNS)，今天宣布頂尖的模擬/混合信號(hào)半導(dǎo)體應(yīng)用晶圓廠(chǎng)X-FAB，已認(rèn)證Cadence物理驗(yàn)證系統(tǒng)用于其大多數(shù)工藝技術(shù)。晶圓廠(chǎng)的認(rèn)證意味著X-FAB已在其所有工藝節(jié)點(diǎn)中審核認(rèn)可了Cadence物理實(shí)現(xiàn)系統(tǒng)的硅精確性，混合信號(hào)客戶(hù)可利用其與Cadence Virtuoso和Encounter流程的緊密結(jié)合獲得新功能與效率優(yōu)勢(shì)。

發(fā)表于：10/11/2011

ARM與聯(lián)電拓展長(zhǎng)期IP合作伙伴關(guān)系至28納米

ARM公司與全球領(lǐng)先的半導(dǎo)體晶圓代工商聯(lián)電（NYSE:UMC; TWSE:2303）近日共同宣布達(dá)成長(zhǎng)期合作協(xié)議，將為聯(lián)電的客戶(hù)提供已經(jīng)通過(guò)聯(lián)電28HPM工藝技術(shù)驗(yàn)證的ARM Artisan®物理IP解決方案。這項(xiàng)最新的28納米工藝技術(shù)的應(yīng)用范圍極廣，包括手機(jī)與無(wú)線(xiàn)等便攜設(shè)備，以及數(shù)字家庭和高速網(wǎng)絡(luò)等高性能應(yīng)用。此次合作集合了兩家公司的優(yōu)勢(shì)，將為雙方的客戶(hù)提供卓越的技術(shù)與支持。　

發(fā)表于：10/11/2011

基于FPGA的Sobel邊緣檢測(cè)應(yīng)用

針對(duì)目前數(shù)字圖像處理速度慢的問(wèn)題, 提出了一種基于 FPGA器件的 Sobel 邊緣檢測(cè)實(shí)現(xiàn)方案。Sobel 邊緣檢測(cè)分別在FPGA和MATLAB上仿真實(shí)現(xiàn)，仿真結(jié)果表明，該方案可以大幅提高Sobel 邊緣檢測(cè)的速度，并且獲得了很好的邊緣檢測(cè)效果。最后列舉了一個(gè)基于FPGA器件的Sobel邊緣檢測(cè)的應(yīng)用實(shí)例。

發(fā)表于：10/11/2011