91香蕉下载地址,午夜片少妇无码区在线观看 ,岛国av无码精品一区二区三区

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級自動(dòng)化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級自動(dòng)化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場對具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。

基于FPGA的高精度數(shù)字電源設(shè)計(jì)

基于FPGA的高精度數(shù)字電源設(shè)計(jì),1引言在信息技術(shù)高速發(fā)展的今天,電子系統(tǒng)數(shù)字化已經(jīng)成為有目共睹的趨勢,從傳統(tǒng)應(yīng)用中小規(guī)模芯片構(gòu)造電路系統(tǒng)到廣泛地應(yīng)用單片機(jī),到今天DSP及FPGA在系統(tǒng)設(shè)計(jì)中的應(yīng)用,電子設(shè)計(jì)技術(shù)已邁入了一個(gè)全新階段。FPGA不僅

發(fā)表于：10/12/2011

X-FAB認(rèn)證Cadence物理驗(yàn)證系統(tǒng)用于所有工藝節(jié)點(diǎn)

　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence 設(shè)計(jì)系統(tǒng)公司 (NASDAQ: CDNS)，今天宣布頂尖的模擬/混合信號半導(dǎo)體應(yīng)用晶圓廠X-FAB，已認(rèn)證Cadence物理驗(yàn)證系統(tǒng)用于其大多數(shù)工藝技術(shù)。晶圓廠的認(rèn)證意味著X-FAB已在其所有工藝節(jié)點(diǎn)中審核認(rèn)可了Cadence物理實(shí)現(xiàn)系統(tǒng)的硅精確性，混合信號客戶可利用其與Cadence Virtuoso和Encounter流程的緊密結(jié)合獲得新功能與效率優(yōu)勢。

發(fā)表于：10/11/2011

ARM與聯(lián)電拓展長期IP合作伙伴關(guān)系至28納米

ARM公司與全球領(lǐng)先的半導(dǎo)體晶圓代工商聯(lián)電（NYSE:UMC; TWSE:2303）近日共同宣布達(dá)成長期合作協(xié)議，將為聯(lián)電的客戶提供已經(jīng)通過聯(lián)電28HPM工藝技術(shù)驗(yàn)證的ARM Artisan®物理IP解決方案。這項(xiàng)最新的28納米工藝技術(shù)的應(yīng)用范圍極廣，包括手機(jī)與無線等便攜設(shè)備，以及數(shù)字家庭和高速網(wǎng)絡(luò)等高性能應(yīng)用。此次合作集合了兩家公司的優(yōu)勢，將為雙方的客戶提供卓越的技術(shù)與支持。　

發(fā)表于：10/11/2011

基于FPGA的Sobel邊緣檢測應(yīng)用

針對目前數(shù)字圖像處理速度慢的問題, 提出了一種基于 FPGA器件的 Sobel 邊緣檢測實(shí)現(xiàn)方案。Sobel 邊緣檢測分別在FPGA和MATLAB上仿真實(shí)現(xiàn)，仿真結(jié)果表明，該方案可以大幅提高Sobel 邊緣檢測的速度，并且獲得了很好的邊緣檢測效果。最后列舉了一個(gè)基于FPGA器件的Sobel邊緣檢測的應(yīng)用實(shí)例。

發(fā)表于：10/11/2011

多用戶水聲通信仿真平臺設(shè)計(jì)

多用戶水聲通信仿真平臺由服務(wù)器和客戶端兩部分組成，在PC機(jī)上實(shí)現(xiàn)服務(wù)器功能；在以Cyclone III FPGA為核心的SoPC系統(tǒng)上實(shí)現(xiàn)客戶端功能。信號通過客戶端的數(shù)據(jù)采集處理后，傳輸至服務(wù)器并與模擬水聲信道的沖擊響應(yīng)進(jìn)行卷積等運(yùn)算，最后將運(yùn)算結(jié)果轉(zhuǎn)發(fā)給其他客戶端，實(shí)現(xiàn)多用戶水聲通信仿真功能。

發(fā)表于：10/10/2011

基于Nios II的多媒體廣告系統(tǒng)設(shè)計(jì)

本系統(tǒng)是在Altera公司的DE1上實(shí)現(xiàn)，F(xiàn)PGA采用的是Cyclone II EP2C20F484C7。伴隨著Nios的發(fā)展，Altera的SOPC概念逐漸為人們所接受，進(jìn)而又推出了第二代處理器軟核Nios II，提高了處理能力、減少了資源占用，并在價(jià)格上擁有相當(dāng)大的優(yōu)勢，進(jìn)一步推動(dòng)了SOPC的發(fā)展。系統(tǒng)模塊在SOPC中可方便集成為一個(gè)系統(tǒng)。

發(fā)表于：10/10/2011

基于NiosⅡ處理器的總線架構(gòu)的SD卡設(shè)計(jì)

基于NiosⅡ處理器的總線架構(gòu)的SD卡設(shè)計(jì),SD存儲卡以其大容量和小尺寸的特點(diǎn)，成為市面上各種嵌入式消費(fèi)產(chǎn)品最常見的存儲媒介，探討SD卡設(shè)備的設(shè)計(jì)具有廣泛的應(yīng)用價(jià)值。這里將結(jié)合NiosⅡ處理器的總線架構(gòu)，分析SD卡的接口協(xié)議和驅(qū)動(dòng)程序設(shè)計(jì)方法，并給出SD卡

發(fā)表于：10/10/2011

利用DSP和CPLD增強(qiáng)數(shù)據(jù)采集的可擴(kuò)展性

DSP雖然在算法處理上功能很強(qiáng)大，但其控制功能是非常弱的;而CPLD本身并不具有內(nèi)部寄存器，雖然可以用CPLD的邏輯塊來實(shí)現(xiàn)寄存器，但是這將耗費(fèi)大量的CPLD資源。然而，CPLD的強(qiáng)項(xiàng)在于時(shí)序和邏輯控制。本文介紹的多路數(shù)據(jù)采集系統(tǒng)就是充分利用了DSP和CPLD的優(yōu)點(diǎn)，將多個(gè)A/D轉(zhuǎn)換單元通過CPLD映射到DSP的I/O地址空間，利用CPLD屏蔽A/D轉(zhuǎn)換的初始化以及讀寫操作過程，使得DSP可以透過CPLD這個(gè)"黑匣子"快速、準(zhǔn)確地獲取數(shù)據(jù)。

發(fā)表于：10/10/2011

基于FPGA的可重構(gòu)智能儀器設(shè)計(jì)

　在可重構(gòu)系統(tǒng)（ReconfigurableSystem）中，硬件信息（可編程器件的配置信息）也可以像軟件程序一樣被動(dòng)態(tài)調(diào)用或修改。這樣既保留了硬件計(jì)算的性能，又兼具軟件的靈活性。尤其是大規(guī)?？删幊唐骷﨔PGA的出現(xiàn)，實(shí)時(shí)電路重構(gòu)思想逐漸引起了學(xué)術(shù)界的關(guān)注[3]?？芍貥?gòu)的實(shí)現(xiàn)技術(shù)又很多種方式，包括DSP重構(gòu)技術(shù)、FPGA重構(gòu)、DSP+FPGA重構(gòu)、可重組算法邏輯體系結(jié)構(gòu)、可進(jìn)化硬件（EHW）、本地重構(gòu)/Internet遠(yuǎn)程重構(gòu)、SOPC/SOC重構(gòu)。

發(fā)表于：10/10/2011

一種基于NiosⅡ的可重構(gòu)DSP系統(tǒng)設(shè)計(jì)

這種將常用的硬件模塊生成指令，軟、硬件并存的設(shè)計(jì)方法在FPGA中可實(shí)現(xiàn)較復(fù)雜的DSP運(yùn)算。整個(gè)系統(tǒng)除了ADC、DAC和控制選擇鍵盤外，都可在1片F(xiàn)PGA可編程芯片中實(shí)現(xiàn)。還可通過Avalon總線自定義各種接口模塊組件，提高整個(gè)DSP系統(tǒng)的靈活性，將軟件的靈活性和硬件的高速性予以結(jié)合。

發(fā)表于：10/10/2011