123,123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

MCS-51單片機(jī)與CPLD/FPGA接口邏輯設(shè)計

在功能上，單片機(jī)與大規(guī)模CPLD有很強(qiáng)的互補(bǔ)性。單片機(jī)具有性能價格比高、功能靈活、易于人機(jī)對話、良好的數(shù)據(jù)處理能力濰點(diǎn)；CPLD/FPGA則具有高速、高可靠以及開發(fā)便捷、規(guī)范等優(yōu)點(diǎn)。以此兩類器件相結(jié)合的電路結(jié)構(gòu)在許多高性能儀器儀表和電子產(chǎn)品中仍將被廣泛應(yīng)用。本文就單片機(jī)與CPLD/FPGA的接口方式作一簡單介紹，希望對從事單片機(jī)和CPLD/FPGA研發(fā)的朋友能有所啟發(fā)。

發(fā)表于：10/19/2011

基于FPGA的八位RISC CPU的設(shè)計

從CPU的總體結(jié)構(gòu)到局部功能的實(shí)現(xiàn)采用了自頂向下的設(shè)計方法和模塊化的設(shè)計思想，利用Xilinx公司的Spartan II系列FPGA，設(shè)計實(shí)現(xiàn)了八位CPU軟核。在FPGA內(nèi)部不僅實(shí)現(xiàn)了CPU必需的算術(shù)邏輯器、寄存器堆、指令緩沖、跳轉(zhuǎn)計數(shù)、指令集，而且針對FPGA內(nèi)部的結(jié)構(gòu)特點(diǎn)對設(shè)計進(jìn)行了地址和數(shù)據(jù)的優(yōu)化。

發(fā)表于：10/18/2011

基于FPGA的偽碼測距電路的設(shè)計與實(shí)現(xiàn)

介紹了基于偽碼測距的某定位系統(tǒng)的設(shè)計方案，簡要分析了偽碼測距的原理，研究了用FPGA實(shí)現(xiàn)偽碼的捕獲與跟蹤的方法。

發(fā)表于：10/18/2011

基于FPGA的鎖相環(huán)位同步提取電路設(shè)計

同步是通信系統(tǒng)中一個重要的問題。在數(shù)字通信中，除了獲取相干載波的載波同步外，位同步的提取是更為重要的一個環(huán)節(jié)。因?yàn)橹挥写_定了每一個碼元的起始時刻，才能對數(shù)字信息作出正確的判決。利用全數(shù)字鎖相環(huán)可直接從接收到的單極性不歸零碼中提取位同步信號。

發(fā)表于：10/18/2011

基于FPGA的QPSK信號源的設(shè)計與實(shí)現(xiàn)

調(diào)相脈沖信號可以獲得較大的壓縮比，它作為一種常用的脈沖壓縮信號，在現(xiàn)代雷達(dá)及通信系統(tǒng)中獲得了廣泛應(yīng)用。隨著近年來軟件無線電技術(shù)和電子技術(shù)的發(fā)展，DDS（直接數(shù)字頻率合成）用于實(shí)現(xiàn)信號產(chǎn)生的應(yīng)用越來越廣。DDS技術(shù)從相位的概念出發(fā)進(jìn)行頻率合成，它采用數(shù)字采樣存儲技術(shù)，可以產(chǎn)生點(diǎn)頻、線性調(diào)頻、ASK、PSK及FSK等各種形式的信號。

發(fā)表于：10/18/2011

基于FPGA的RFID系統(tǒng)解碼模塊設(shè)計

此設(shè)計經(jīng)過FPGA的驗(yàn)證，并結(jié)合本課題組成員的模擬電路部分實(shí)現(xiàn)了RFID系統(tǒng)的正常工作，標(biāo)簽檢測準(zhǔn)確，讀取速度快，每秒可以讀50張標(biāo)簽，雙天線作用距離可達(dá)1.5m。RFID系統(tǒng)采用非接觸式射頻識別技術(shù)，識別速度快、安全性高，應(yīng)用于超市、礦下工人身份識別等領(lǐng)域可大大提高效率和安全性，所以RFID有著廣泛的應(yīng)用前景。

發(fā)表于：10/18/2011

雷達(dá)視頻積累算法在FPGA上的實(shí)現(xiàn)

本文著重介紹了利用FPGA芯片實(shí)現(xiàn)視頻積累的原理和過程。利用FPGA進(jìn)行雷達(dá)視頻積累，可使系統(tǒng)具有更大的靈活性，減少了系統(tǒng)的體積，提高了系統(tǒng)的可靠性，大大縮短了系統(tǒng)開發(fā)的周期。隨著FPGA芯片以及設(shè)計更新軟件的更新與快速發(fā)展，F(xiàn)PGA芯片將具有更高速的重復(fù)復(fù)雜計算的能力，同時又具有軟件的靈活性，并可以重復(fù)利用硬件來降低成本，模糊了硬件與軟件之間的界限，使硬件系統(tǒng)具有更大的靈活性以及通用性。

發(fā)表于：10/18/2011

基于ARM+FPGA+多DSP的嵌入式實(shí)時圖像處理系統(tǒng)

介紹了一款通用的嵌入式圖像處理系統(tǒng)的設(shè)計方法。系統(tǒng)采用FPGA設(shè)計FIFO實(shí)現(xiàn)ARM與多DSP的高速數(shù)據(jù)傳輸方法。實(shí)驗(yàn)結(jié)果表明，所設(shè)計的多DSP協(xié)同工作的實(shí)時嵌入式圖像處理系統(tǒng)，其工作性能穩(wěn)定、數(shù)據(jù)處理能力強(qiáng)，適用于高端的雷達(dá)信號處理、電子對抗、超聲圖像處理等場合。

發(fā)表于：10/18/2011

eSilicon與MIPS宣布28 納米下1.5GHz處理器集群

日前，eSilicon公司，以及業(yè)界標(biāo)準(zhǔn)處理器架構(gòu)與內(nèi)核的領(lǐng)導(dǎo)廠商MIPS科技公司共同宣布，已采用GLOBALFOUNDRIES的先進(jìn)低功率28納米SLP制程技術(shù)，在GLOBALFOUNDRIES位于德勒斯登(Dresden)的Fab1進(jìn)行高性能、三路微處理器集群的流片，預(yù)計明年初正式出貨。SoC設(shè)計已可立即開始。MIPS科技提供以其先進(jìn)MIPS32?1074Kf?同步處理系統(tǒng)(CPS)為基礎(chǔ)的RTL，eSilicon完成綜合與版圖，共同優(yōu)化此集群設(shè)計，可達(dá)到最差狀況1GHz的性能水平，典型性能預(yù)計為約1.5GHz。　　

發(fā)表于：10/17/2011

面向薄帶傳輸?shù)碾姶膨?qū)動糾偏輥數(shù)字控制設(shè)計與實(shí)驗(yàn)

描述了一種基于DSP、CPLD及計算機(jī)串口通信，針對薄帶傳輸過程中出現(xiàn)的跑偏問題的電磁糾偏數(shù)字控制系統(tǒng)，并在理論分析基礎(chǔ)上通過實(shí)驗(yàn)驗(yàn)證了該系統(tǒng)運(yùn)行可靠、糾偏控制精度高。為電磁糾偏輥的進(jìn)一步發(fā)展奠定基礎(chǔ)。

發(fā)表于：10/17/2011