頭條 基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn) 為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。 最新資訊 sp3 Diamond Technologies 進(jìn)入大中華市場(chǎng)；任命科匯為大陸、臺(tái)灣和香港地區(qū)總經(jīng)銷商 領(lǐng)先的金剛石產(chǎn)品、設(shè)備和服務(wù)供應(yīng)商 sp3 Diamond Technologies 公司 (sp3) 今日宣布，已選擇科匯工業(yè)機(jī)械有限公司 (Techmart) 作為總經(jīng)銷商，負(fù)責(zé)中國大陸、香港和臺(tái)灣地區(qū)的經(jīng)銷事務(wù)。此項(xiàng)關(guān)系將使科匯積極推廣、銷售和維修 sp3 的熱絲 CVD 金剛石沉積反應(yīng)器，包括單室 655 型和雙室 665 型。 發(fā)表于：10/26/2011 Xilinx FPGA的Fast Startup 在眾多當(dāng)代應(yīng)用中，嵌入式系統(tǒng)必須滿足極其苛刻的時(shí)序要求。其中之一就是啟動(dòng)時(shí)間——即上電后電子系統(tǒng)進(jìn)入可操作狀態(tài)所需要的時(shí)間。PCI Express®產(chǎn)品或汽車應(yīng)用中基于CAN的電子控制單元（ECU）就是具有嚴(yán)格時(shí)序要求的電子系統(tǒng)的應(yīng)用實(shí)例。 發(fā)表于：10/25/2011 基于NIOS II嵌入式處理器實(shí)現(xiàn)LCD的控制 利用NIOS II作為FPGA嵌入式處理器控制LCD的解決方案，能較容易地實(shí)現(xiàn)圖像數(shù)據(jù)的DMA傳輸與控制，系統(tǒng)中可根據(jù)實(shí)際需求有選擇的定制相應(yīng)模塊，使系統(tǒng)具有較強(qiáng)的靈活性。同時(shí)由于采用“軟”硬件實(shí)現(xiàn)LCD的控制，調(diào)試過程中通過不斷更改“軟件”就可達(dá)到改進(jìn)硬件功能的目的。 發(fā)表于：10/23/2011 基于NiosII的低碼率實(shí)時(shí)H.264視頻編碼器 H．264標(biāo)準(zhǔn)作為新一代視頻編碼標(biāo)準(zhǔn)，是面向多比特率的視頻編碼標(biāo)準(zhǔn)，也稱JVT／AVC標(biāo)準(zhǔn)，既可用于高碼率的HDTV和數(shù)字存儲(chǔ)系統(tǒng)，也可用于低碼率的實(shí)時(shí)通信系統(tǒng)。在相同的圖像質(zhì)量情況下，H．264比H．263和MPEG一4可以節(jié)省20％～50％的碼率。就其基本檔次而言，編碼器的復(fù)雜度是H．263的10倍左右。H．264良好的網(wǎng)絡(luò)親和性和優(yōu)異的壓縮性能使其成為視頻應(yīng)用的首選，但其巨大的運(yùn)算量成為許多應(yīng)用的瓶頸。筆者基于NiosII設(shè)計(jì)了一種低碼率實(shí)時(shí)應(yīng)用的編碼系統(tǒng)。該系統(tǒng)充分利用FPGA的并行設(shè)計(jì)結(jié)構(gòu)，對(duì)視頻數(shù)據(jù)采用高壓縮比的H．264標(biāo)準(zhǔn)編碼，能很好地滿足低碼率實(shí)時(shí)編碼的要求。 發(fā)表于：10/23/2011 基于FPGA控制VGA顯示的多通道數(shù)字示波器的設(shè)計(jì) 摘要：為了實(shí)現(xiàn)對(duì)0～1MHz的信號(hào)進(jìn)行測(cè)量以及顯示的目的，制作了基于SOPC技術(shù)的VGA顯示數(shù)字存儲(chǔ)示波器。采用硬件與軟件相配合的設(shè)計(jì)方法，主要模塊有基于FPGA的最小系統(tǒng)模塊、信號(hào)調(diào)理電路模塊、AD采樣模塊、觸發(fā)電路 發(fā)表于：10/23/2011 FPGA如何幫您實(shí)現(xiàn)家居遙控 該系統(tǒng)采用“電腦主機(jī)+單片機(jī)+FPGA”的結(jié)構(gòu)，系統(tǒng)軟件分為兩部分：一部分是在主機(jī)上運(yùn)行的Girder程序，用于解碼接收到的信號(hào)并控制電腦執(zhí)行指定的動(dòng)作，另一部分運(yùn)行在單片機(jī)上，用于驅(qū)動(dòng)遙控器的液晶（LCD）顯示 發(fā)表于：10/23/2011 Chirp函數(shù)的Nios Ⅱ嵌入式實(shí)現(xiàn) Chirp函數(shù)的Nios Ⅱ嵌入式實(shí)現(xiàn),摘 要：首先分析Chirp函數(shù)在頻域上的一般特性，提出利用FPGA的嵌入式軟核NiosⅡ處理器在嵌入式操作系統(tǒng)μC／OS－Ⅱ上實(shí)現(xiàn)Chirp的方法，即通過NiosⅡ處理器根據(jù)Chirp函數(shù)在頻域上頻率的跳變情況實(shí)時(shí)改變輸出DDS(直接數(shù) 發(fā)表于：10/22/2011 基于FPGA的液晶顯示接口設(shè)計(jì) 基于FPGA的液晶顯示接口設(shè)計(jì),在小規(guī)模圖形液晶顯示模塊上使用液晶顯示驅(qū)動(dòng)控制器組成液晶顯示驅(qū)動(dòng)和控制系統(tǒng)，是當(dāng)今低成本，低功耗，高集成化設(shè)計(jì)的最好選擇，SED1520是當(dāng)前最常用的一種液晶顯示驅(qū)動(dòng)控制器，這類圖形液晶顯示模塊的規(guī)模為32行， 發(fā)表于：10/22/2011 基于DSP和CPLD的低功耗多路數(shù)據(jù)處理系統(tǒng)設(shè)計(jì) 本文介紹了一種基于DSP和CPLD的低功耗多路數(shù)據(jù)采集系統(tǒng)。 CPLD簡(jiǎn)化了硬件設(shè)計(jì)，可以很方便地對(duì)系統(tǒng)進(jìn)行在線編程，具有很高的靈活性。本系統(tǒng)已應(yīng)用于軍事等具有低功耗、高性能要求的領(lǐng)域。 發(fā)表于：10/21/2011 以Flash為基礎(chǔ)的FPGA實(shí)現(xiàn)高度安全設(shè)計(jì) 對(duì)電子系統(tǒng)而言，F(xiàn)PGA的保密性極其重要。圖1列出了兩個(gè)系統(tǒng)設(shè)計(jì)的示意圖，左邊為1995年所作的系統(tǒng)設(shè)計(jì)，在該設(shè)計(jì)中，以ASIC芯片為核心，F(xiàn)PGA僅起到膠合邏輯的作用；在右邊2005年進(jìn)行的同類型系統(tǒng)設(shè)計(jì)中，不難發(fā)現(xiàn)FPGA已經(jīng)成為系統(tǒng)設(shè)計(jì)的核心，它整合了原有ASIC及部分ASSP芯片的功能，因此FPGA作為系統(tǒng)芯片直接取代了ASIC的功能。 發(fā)表于：10/21/2011 ?…337338339340341342343344345346…?
