久久午夜影院,9精品国产免费观看视频,高清盗摄国产精品

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

稀土摻雜半導(dǎo)體納米晶研究獲進(jìn)展

與絕緣體納米晶相比，半導(dǎo)體納米晶的激子玻爾半徑要大得多，因此量子限域效應(yīng)對摻雜半導(dǎo)體納米晶發(fā)光性能的影響變得很顯著，從而有可能通過尺寸調(diào)控來設(shè)計一些具有新穎光電性能的發(fā)光材料。

發(fā)表于：10/9/2011

三星曬新技術(shù)：32nm雙核CPU+1600萬CMOS

此次三星展示的是自家最新研發(fā)的雙核處理Exynos4212，它基于32nm工藝打造，主頻由原先的1.2GHz提升至1.5GHz，相比上一代處理器來說，Exynos4212最大的亮點莫過于3D渲染性能提升近50%左右。這款處理器已經(jīng)率先用在GalaxySIILTE手機(jī)上。　　

發(fā)表于：10/9/2011

LTE上行DFT/IDFT的一種設(shè)計實現(xiàn)

根據(jù)3GPP協(xié)議規(guī)定，提出一種適于FPGA實現(xiàn)的解決方案。采用分而治之和WFTA的算式分解，最大限度地減少DFT的運(yùn)算量；采用塊浮點動態(tài)截取多余位寬，減少系統(tǒng)面積；運(yùn)用4個雙端口RAM讀寫，使系統(tǒng)能運(yùn)行在流水線結(jié)構(gòu)；采用對稱結(jié)構(gòu)存儲每一級的旋轉(zhuǎn)因子，最大化共享因子。

發(fā)表于：10/8/2011

基于FPGA+DSP的噴氣織機(jī)新型引緯控制系統(tǒng)的設(shè)計

提出了噴氣織機(jī)的一種新型數(shù)字化引緯控制系統(tǒng)，該引緯控制系統(tǒng)采用FPGA可編程邏輯單元產(chǎn)生引緯信號、引緯單穩(wěn)態(tài)信號、高低壓驅(qū)動信號等，同時DSP控制單元與上位機(jī)進(jìn)行串行通信，與FPGA進(jìn)行并行通信，實現(xiàn)引緯參數(shù)的實時調(diào)整。應(yīng)用結(jié)果表明，該控制系統(tǒng)顯著提高了噴氣織機(jī)引緯控制系統(tǒng)的精度和一致性。

發(fā)表于：10/8/2011

應(yīng)用CPLD和DSP的人機(jī)接口模塊設(shè)計

　介紹一種基于CPLD和TMS320LF2407A型DSP的人機(jī)接口模塊應(yīng)用系統(tǒng)，這種系統(tǒng)在新型路面剪切實驗機(jī)上得到了較好的應(yīng)用，能夠很好地實現(xiàn)數(shù)據(jù)采集、電動機(jī)調(diào)速等目的。以CPLD為橋梁，實現(xiàn)快速DSP和慢速外設(shè)的接口模塊設(shè)計，并給出其硬件電路原理圖。

發(fā)表于：10/8/2011

基于單片機(jī)和CPLD的數(shù)字頻率計的設(shè)計(圖)

復(fù)雜可編程邏輯器件（CPLD）具有集成度高、運(yùn)算速度快、開發(fā)周期短等特點，它的出現(xiàn)，改變了數(shù)字電路的設(shè)計方法、增強(qiáng)了設(shè)計的靈活性?；诖?，本文提出了一種采用Altera公司的CPLD(ATF1508AS)和Atmel公司的單片機(jī)(AT89S52)相結(jié)合的數(shù)字頻率計的設(shè)計方法。該數(shù)字頻率計電路簡潔，軟件潛力得到充分挖掘，低頻段測量精度高，有效防止了干擾的侵入。獨到之處體現(xiàn)在用軟件取代了硬件。

發(fā)表于：10/8/2011

基于FPGA的系統(tǒng)易測試性的研究

調(diào)試針對Altera和Xilinx的FPGA系統(tǒng)時用嵌入式邏輯分析儀和外部邏輯分析儀這2種方法各有其優(yōu)勢和不足，而FPGAView等新方法進(jìn)一步提高了外部邏輯分析儀方法的吸引力。能夠快速方便地移動探點，而不需重新匯編設(shè)計，同時能夠把內(nèi)部FPGA信號活動與電路板級信號關(guān)聯(lián)起來，能夠較好地滿足產(chǎn)品開發(fā)周期的要求。

發(fā)表于：10/8/2011

FPGA實現(xiàn)視頻廣播接收系統(tǒng)方案

本文介紹的視頻廣播接收系統(tǒng)是基于標(biāo)準(zhǔn)以太網(wǎng)（10 Mbps）和快速以太網(wǎng)（100 Mbps）的系統(tǒng)。由于系統(tǒng)的主要部分采用了FPGA設(shè)計技術(shù)，使得系統(tǒng)的成本較低和開發(fā)周期較短，而且由于前端采用的是具有10M／100M兼容的芯片，并同時支持兩種特性的以太網(wǎng)（全雙工和半雙工），有助于實現(xiàn)全雙工和半雙工以太網(wǎng)之間的無縫連接，從而使得該系統(tǒng)具有廣闊的應(yīng)用前景和實用性。

發(fā)表于：10/8/2011

基于FPGA的嵌入式PLC微處理器設(shè)計

該處理器采用了TOP—DOWN的層次網(wǎng)絡(luò)模塊化設(shè)計方法，用VHDL描述了嵌入式PLC的CPU的主要邏輯功能，考慮到嵌入式CPU結(jié)構(gòu)的復(fù)雜性和設(shè)計的可擴(kuò)展性，在頂層設(shè)計中采用了原理圖的方法，通過VHDL對每個單元模塊進(jìn)行了仿真和綜合，然后將綜合生成的各個模塊連接起來，組成了一個整體

發(fā)表于：10/8/2011

賽普拉斯推出PSoC Creator 2.0設(shè)計環(huán)境

賽普拉斯半導(dǎo)體公司日前宣布推出面向PSoC3和PSoC5可編程片上系統(tǒng)系列的實現(xiàn)革命性突破的PSoCCreatorDesignEnvironment2.0版。

發(fā)表于：10/1/2011