亚洲精品视频在线看,高清中文字幕男人的天堂

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級自動化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場對具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時應(yīng)對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。

基于FPGA的高速自適應(yīng)格型濾波器的實(shí)現(xiàn)

FPGA以其高效的硬件特性在信號處理方面有著越來越多的應(yīng)用。本文結(jié)合馳豫超前流水線和時序重構(gòu)技術(shù)，提出一種RD-GALJP算法結(jié)構(gòu)，并以自適應(yīng)噪聲對消為模型進(jìn)行算法仿真。算法仿真的結(jié)果表明，改進(jìn)算法結(jié)構(gòu)相比改進(jìn)前的算法在濾波性能上只有些許下降，但是卻能夠很好地切割關(guān)鍵路徑，以利于流水實(shí)現(xiàn)。最后以4階16位定點(diǎn)格式為背景在FPGA中對算法進(jìn)行實(shí)現(xiàn)和板級功能測試，綜合布線后得到16 7．53 MHz采樣吞吐率的運(yùn)算性能，比較于改進(jìn)前的23．99 MHz的工作頻率表明，工作頻率的改善顯著。實(shí)驗(yàn)結(jié)果表明，改進(jìn)算法結(jié)構(gòu)可以很好地應(yīng)用于對輸入自相關(guān)矩陣特征值擴(kuò)散敏感的高速高靈敏度的自適應(yīng)信號處理場合。

發(fā)表于：9/21/2011

基于FPGA的混合信號驗(yàn)證流程

隨著SoC設(shè)計上的混合信號組件數(shù)量增加了，基本的功能驗(yàn)證對于硅初期能否成功也愈來愈重要。FPGA在系統(tǒng)整合難...

發(fā)表于：9/21/2011

FPGA實(shí)現(xiàn)OFDM水聲通信系統(tǒng)定時同步

OFDM系統(tǒng)自身的正交多載波調(diào)制特點(diǎn)，決定了其對同步誤差十分敏感。能否實(shí)現(xiàn)準(zhǔn)確的符號定時同步和載波頻率同步，將直接影響到OFDM通信系統(tǒng)的性能。由于線性調(diào)頻(Linear Frequency Modula-tion，LFM)信號具有良好的時頻聚集性，使得LFM信號適合作為OFDM水聲通信系統(tǒng)的定時同步信號。在接收端，利用LFM信號的自相關(guān)特性檢測其相關(guān)峰的位置，可以實(shí)現(xiàn)OFDM水聲通信系統(tǒng)的定時同步。.

發(fā)表于：9/21/2011

紅外目標(biāo)識別跟蹤系統(tǒng)的DSP+FPGA實(shí)現(xiàn)

紅外動目標(biāo)跟蹤與識別系統(tǒng)的輸入信號是紅外攝像機(jī)提供的模擬或數(shù)字視頻信號。該系統(tǒng)通過基于C6X系列高速DSP的數(shù)字視頻處理卡，實(shí)時的處理紅外數(shù)字視頻序列，完成對運(yùn)動目標(biāo)的搜索、捕獲、跟蹤、記憶;并且在PC上實(shí)時顯示紅外視頻圖像，實(shí)時給出運(yùn)動目標(biāo)的空間坐標(biāo)，產(chǎn)生運(yùn)動目標(biāo)區(qū)域的特征數(shù)據(jù)，完成運(yùn)動目標(biāo)區(qū)域圖像的實(shí)時存儲或遠(yuǎn)程傳輸。硬件模塊需要為系統(tǒng)功能的實(shí)現(xiàn)提供硬件支持，即提供與系統(tǒng)功能相適應(yīng)的底層物理支持，包括運(yùn)算處理速度、存儲容量等。

發(fā)表于：9/21/2011

基于FPGA的檢糾錯邏輯算法的實(shí)現(xiàn)

漢明碼(Hamming Code)是由Richard Hamming于1950年提出的，屬于線性分組碼的范疇，其基本原理是將信息碼元與監(jiān)督碼元通過線性方程式聯(lián)系起來的，每一個監(jiān)督位被編在傳輸碼字的特定比特位置上。系統(tǒng)對于錯誤的數(shù)位無論是原有信息位中的，還是附加監(jiān)督位中的都能把它分離出來。(n，k)線性分組碼的生成矩陣G和校驗(yàn)矩陣H分別為n×k和n×(n-k)維矩陣，其中校驗(yàn)矩陣H決定信息位與校驗(yàn)位的關(guān)系，在編碼和譯碼中都要用到。線性碼的最小碼距為d，即校驗(yàn)矩陣H中任意d-1列線性無關(guān)，它與碼的糾錯能力有以下關(guān)系：

發(fā)表于：9/20/2011

OBS核心節(jié)點(diǎn)控制系統(tǒng)的實(shí)現(xiàn)

　我們對本設(shè)計進(jìn)行了硬件化實(shí)現(xiàn)。圖4為用QuartusII工具得到的電路時序仿真圖。圖中1、2、3、4、5為狀態(tài)指示信號，依次對應(yīng)幀接收完成信號、讀取狀態(tài)信號，協(xié)議處理狀態(tài)信號，路由和調(diào)度狀態(tài)信號，轉(zhuǎn)發(fā)狀態(tài)信號;6，7為輸出信號，分別對應(yīng)調(diào)度完成信號和光開關(guān)設(shè)置信號。

發(fā)表于：9/20/2011

霍尼韋爾宣布擴(kuò)大半導(dǎo)體行業(yè)中銅和錫的精煉產(chǎn)能

華盛頓州斯波坎市2011年9月19日電 /美通社亞洲/ -- 霍尼韋爾( http://www.honeywell.com.cn ) (NYSE:HON) 電子材料部今天宣布，其華盛頓州斯波坎市工廠的高純度銅和錫精煉和鑄造產(chǎn)能將增加至兩倍以上，以響應(yīng)半導(dǎo)體行業(yè)不斷增長的需求。

發(fā)表于：9/20/2011

基于Virtex-5 FPGA的3.125G串行傳輸系統(tǒng)的設(shè)計與驗(yàn)證

為了解決下一代無線通信基站中多天線(MIMO)信號處理所帶來的巨大數(shù)據(jù)吞吐量要求，本文基于Virtex-5FPGA的GTP單元給出了一種在高級電信計算架構(gòu)(ATCA)機(jī)箱內(nèi)實(shí)現(xiàn)單對差分線進(jìn)行3.125Gbps串行傳輸?shù)脑O(shè)計方案。

發(fā)表于：9/19/2011

基于嵌入式系統(tǒng)的銀行評價器設(shè)計方案

基于嵌入式系統(tǒng)的銀行評價器設(shè)計方案,早期出現(xiàn)的銀行評價器多以簡單的數(shù)碼管顯示數(shù)字兼伴隨簡單的幾個語句來實(shí)現(xiàn)一次客戶的評價過程，方式過于簡單，而且每個評價器之間相互獨(dú)立，無法實(shí)現(xiàn)資源共享，這就給整個銀行窗口服務(wù)系統(tǒng)帶來了很多不便。后面又逐

發(fā)表于：9/18/2011

基于SoPC技術(shù)的1553B總線接口卡設(shè)計與實(shí)現(xiàn)

提出了一種1553B總線接口卡設(shè)計方案。通過采用SoPC技術(shù)、基于Verilog的自定義IP模塊設(shè)計以及基于郵槽寄存器的雙向中斷設(shè)計，快速構(gòu)建了系統(tǒng)硬件。在NIOS II開發(fā)環(huán)境下采用C語言開發(fā)了系統(tǒng)核心軟件—1553B協(xié)議處理程序，給出了BC模塊的設(shè)計實(shí)例。結(jié)合系統(tǒng)驅(qū)動、API和實(shí)際應(yīng)用程序開發(fā)對系統(tǒng)進(jìn)行了多功能測試，驗(yàn)證了其可行性。

發(fā)表于：9/17/2011