人人操人人摸97,正在播放91精品嫖妓达人

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場(chǎng)可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問題，設(shè)備可以在那里重新編程。

基于MAX+plusⅡ開發(fā)平臺(tái)的EDA設(shè)計(jì)方法[圖]

MAX+plus Ⅱ是美國Altera公司的一種EDA軟件，用于開發(fā)CPLD和FPGA進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)。用圖形輸入方式和文本輸入方式設(shè)計(jì)了一模60計(jì)數(shù)器，介紹了數(shù)字系統(tǒng)設(shè)計(jì)的一般方法和過程，揭示了其在數(shù)字系統(tǒng)中的重要作用。

發(fā)表于：9/22/2011

一種基于FPGA的高速誤碼測(cè)試儀的設(shè)計(jì)

摘要：誤碼測(cè)試儀是檢測(cè)通信系統(tǒng)可靠性的重要設(shè)備。傳統(tǒng)的誤碼測(cè)試儀基于CPLD和CPU協(xié)同工作，不僅結(jié)構(gòu)復(fù)雜，價(jià)格昂貴，而且不方便攜帶?；贔PGA的高速誤碼測(cè)試儀，采用FPGA來完成控制和測(cè)試模塊的一體化設(shè)計(jì)，提高了

發(fā)表于：9/22/2011

ETC中FM0解碼器的設(shè)計(jì)

FM0編碼以其便于位同步提取、頻譜帶寬較窄、實(shí)現(xiàn)電路簡(jiǎn)單而在ETC中得到廣泛的應(yīng)用，線路FM0解碼模塊是ETC系統(tǒng)基帶電路重要組成部分，本文基于ETC系統(tǒng)中車載單元(On board unit，OBU)與路邊單元(Road sideunit，RSU)之間的短距離雙向通信，以提高FM0解碼速度的目的，根據(jù)FM0鳊碼原則，在FPGA軟件環(huán)境下用高級(jí)硬件描述語言VHDL實(shí)現(xiàn)FM0解碼器設(shè)計(jì)，給出程序代碼，在Quartus II環(huán)境下仿真，并通過邏輯分析儀觀察波形。同等功能下，解碼時(shí)間是圖形輸入法的五分之一。

發(fā)表于：9/22/2011

三態(tài)門邏輯功能的Multisim仿真方案

摘要：介紹了用Multisim仿真軟件分析三態(tài)門工作過程的方法，目的是探索三態(tài)門工作波形的仿真實(shí)驗(yàn)技術(shù)，即用Multisim仿真軟件中的字組產(chǎn)生器產(chǎn)生三態(tài)門的控制信號(hào)及輸入信號(hào)，用Multisim中示波器、邏輯分析儀多蹤同步

發(fā)表于：9/22/2011

VXI總線任意數(shù)字信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)

在自動(dòng)控制、智能檢測(cè)、數(shù)字系統(tǒng)故障診斷領(lǐng)域，經(jīng)常需要非周期性地產(chǎn)生任意編碼的數(shù)字序列，作為激勵(lì)信號(hào)源?；赩XI總線的任意數(shù)字信號(hào)發(fā)生器，是一個(gè)B尺寸、單槽、A16/D16、寄存器基模塊，它能夠產(chǎn)生任意編碼的數(shù)字信號(hào)，8路數(shù)字信號(hào)均可獨(dú)立地任意編輯，輸出信號(hào)最小脈寬為25ns.采用Altera公司的FLEX系列的FPGA,可實(shí)現(xiàn)寄存器基接口電路和部分功能電路。用LabWindows/CVI軟件設(shè)計(jì)了虛擬儀器軟面板，界面友好，操作方便。

發(fā)表于：9/22/2011

基于FPGA的QDPSK調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn)

摘要：介紹了QDPSK信號(hào)的優(yōu)點(diǎn)，并分析了其實(shí)現(xiàn)原理，提出一種QDPSK高性能數(shù)字調(diào)制器的FPGA實(shí)現(xiàn)方案。采用自頂向下的設(shè)計(jì)思想，將系統(tǒng)分成串／并變換器、差分編碼器、邏輯選相電路、四相載波發(fā)生器等4大模塊，用原理圖

發(fā)表于：9/21/2011

基于FPGA的高速自適應(yīng)格型濾波器的實(shí)現(xiàn)

FPGA以其高效的硬件特性在信號(hào)處理方面有著越來越多的應(yīng)用。本文結(jié)合馳豫超前流水線和時(shí)序重構(gòu)技術(shù)，提出一種RD-GALJP算法結(jié)構(gòu)，并以自適應(yīng)噪聲對(duì)消為模型進(jìn)行算法仿真。算法仿真的結(jié)果表明，改進(jìn)算法結(jié)構(gòu)相比改進(jìn)前的算法在濾波性能上只有些許下降，但是卻能夠很好地切割關(guān)鍵路徑，以利于流水實(shí)現(xiàn)。最后以4階16位定點(diǎn)格式為背景在FPGA中對(duì)算法進(jìn)行實(shí)現(xiàn)和板級(jí)功能測(cè)試，綜合布線后得到16 7．53 MHz采樣吞吐率的運(yùn)算性能，比較于改進(jìn)前的23．99 MHz的工作頻率表明，工作頻率的改善顯著。實(shí)驗(yàn)結(jié)果表明，改進(jìn)算法結(jié)構(gòu)可以很好地應(yīng)用于對(duì)輸入自相關(guān)矩陣特征值擴(kuò)散敏感的高速高靈敏度的自適應(yīng)信號(hào)處理場(chǎng)合。

發(fā)表于：9/21/2011

基于FPGA的混合信號(hào)驗(yàn)證流程

隨著SoC設(shè)計(jì)上的混合信號(hào)組件數(shù)量增加了，基本的功能驗(yàn)證對(duì)于硅初期能否成功也愈來愈重要。FPGA在系統(tǒng)整合難...

發(fā)表于：9/21/2011

FPGA實(shí)現(xiàn)OFDM水聲通信系統(tǒng)定時(shí)同步

OFDM系統(tǒng)自身的正交多載波調(diào)制特點(diǎn)，決定了其對(duì)同步誤差十分敏感。能否實(shí)現(xiàn)準(zhǔn)確的符號(hào)定時(shí)同步和載波頻率同步，將直接影響到OFDM通信系統(tǒng)的性能。由于線性調(diào)頻(Linear Frequency Modula-tion，LFM)信號(hào)具有良好的時(shí)頻聚集性，使得LFM信號(hào)適合作為OFDM水聲通信系統(tǒng)的定時(shí)同步信號(hào)。在接收端，利用LFM信號(hào)的自相關(guān)特性檢測(cè)其相關(guān)峰的位置，可以實(shí)現(xiàn)OFDM水聲通信系統(tǒng)的定時(shí)同步。.

發(fā)表于：9/21/2011

紅外目標(biāo)識(shí)別跟蹤系統(tǒng)的DSP+FPGA實(shí)現(xiàn)

紅外動(dòng)目標(biāo)跟蹤與識(shí)別系統(tǒng)的輸入信號(hào)是紅外攝像機(jī)提供的模擬或數(shù)字視頻信號(hào)。該系統(tǒng)通過基于C6X系列高速DSP的數(shù)字視頻處理卡，實(shí)時(shí)的處理紅外數(shù)字視頻序列，完成對(duì)運(yùn)動(dòng)目標(biāo)的搜索、捕獲、跟蹤、記憶;并且在PC上實(shí)時(shí)顯示紅外視頻圖像，實(shí)時(shí)給出運(yùn)動(dòng)目標(biāo)的空間坐標(biāo)，產(chǎn)生運(yùn)動(dòng)目標(biāo)區(qū)域的特征數(shù)據(jù)，完成運(yùn)動(dòng)目標(biāo)區(qū)域圖像的實(shí)時(shí)存儲(chǔ)或遠(yuǎn)程傳輸。硬件模塊需要為系統(tǒng)功能的實(shí)現(xiàn)提供硬件支持，即提供與系統(tǒng)功能相適應(yīng)的底層物理支持，包括運(yùn)算處理速度、存儲(chǔ)容量等。

發(fā)表于：9/21/2011