国产精品九九无码专区,亚洲日本va中文字幕久久道

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時(shí)間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

紅外目標(biāo)識(shí)別跟蹤系統(tǒng)的DSP+FPGA實(shí)現(xiàn)

紅外動(dòng)目標(biāo)跟蹤與識(shí)別系統(tǒng)的輸入信號(hào)是紅外攝像機(jī)提供的模擬或數(shù)字視頻信號(hào)。該系統(tǒng)通過(guò)基于C6X系列高速DSP的數(shù)字視頻處理卡，實(shí)時(shí)的處理紅外數(shù)字視頻序列，完成對(duì)運(yùn)動(dòng)目標(biāo)的搜索、捕獲、跟蹤、記憶;并且在PC上實(shí)時(shí)顯示紅外視頻圖像，實(shí)時(shí)給出運(yùn)動(dòng)目標(biāo)的空間坐標(biāo)，產(chǎn)生運(yùn)動(dòng)目標(biāo)區(qū)域的特征數(shù)據(jù)，完成運(yùn)動(dòng)目標(biāo)區(qū)域圖像的實(shí)時(shí)存儲(chǔ)或遠(yuǎn)程傳輸。硬件模塊需要為系統(tǒng)功能的實(shí)現(xiàn)提供硬件支持，即提供與系統(tǒng)功能相適應(yīng)的底層物理支持，包括運(yùn)算處理速度、存儲(chǔ)容量等。

發(fā)表于：9/21/2011

基于FPGA的檢糾錯(cuò)邏輯算法的實(shí)現(xiàn)

漢明碼(Hamming Code)是由Richard Hamming于1950年提出的，屬于線性分組碼的范疇，其基本原理是將信息碼元與監(jiān)督碼元通過(guò)線性方程式聯(lián)系起來(lái)的，每一個(gè)監(jiān)督位被編在傳輸碼字的特定比特位置上。系統(tǒng)對(duì)于錯(cuò)誤的數(shù)位無(wú)論是原有信息位中的，還是附加監(jiān)督位中的都能把它分離出來(lái)。(n，k)線性分組碼的生成矩陣G和校驗(yàn)矩陣H分別為n×k和n×(n-k)維矩陣，其中校驗(yàn)矩陣H決定信息位與校驗(yàn)位的關(guān)系，在編碼和譯碼中都要用到。線性碼的最小碼距為d，即校驗(yàn)矩陣H中任意d-1列線性無(wú)關(guān)，它與碼的糾錯(cuò)能力有以下關(guān)系：

發(fā)表于：9/20/2011

OBS核心節(jié)點(diǎn)控制系統(tǒng)的實(shí)現(xiàn)

　我們對(duì)本設(shè)計(jì)進(jìn)行了硬件化實(shí)現(xiàn)。圖4為用QuartusII工具得到的電路時(shí)序仿真圖。圖中1、2、3、4、5為狀態(tài)指示信號(hào)，依次對(duì)應(yīng)幀接收完成信號(hào)、讀取狀態(tài)信號(hào)，協(xié)議處理狀態(tài)信號(hào)，路由和調(diào)度狀態(tài)信號(hào)，轉(zhuǎn)發(fā)狀態(tài)信號(hào);6，7為輸出信號(hào)，分別對(duì)應(yīng)調(diào)度完成信號(hào)和光開關(guān)設(shè)置信號(hào)。

發(fā)表于：9/20/2011

霍尼韋爾宣布擴(kuò)大半導(dǎo)體行業(yè)中銅和錫的精煉產(chǎn)能

華盛頓州斯波坎市2011年9月19日電 /美通社亞洲/ -- 霍尼韋爾( http://www.honeywell.com.cn ) (NYSE:HON) 電子材料部今天宣布，其華盛頓州斯波坎市工廠的高純度銅和錫精煉和鑄造產(chǎn)能將增加至兩倍以上，以響應(yīng)半導(dǎo)體行業(yè)不斷增長(zhǎng)的需求。

發(fā)表于：9/20/2011

基于Virtex-5 FPGA的3.125G串行傳輸系統(tǒng)的設(shè)計(jì)與驗(yàn)證

為了解決下一代無(wú)線通信基站中多天線(MIMO)信號(hào)處理所帶來(lái)的巨大數(shù)據(jù)吞吐量要求，本文基于Virtex-5FPGA的GTP單元給出了一種在高級(jí)電信計(jì)算架構(gòu)(ATCA)機(jī)箱內(nèi)實(shí)現(xiàn)單對(duì)差分線進(jìn)行3.125Gbps串行傳輸?shù)脑O(shè)計(jì)方案。

發(fā)表于：9/19/2011

基于嵌入式系統(tǒng)的銀行評(píng)價(jià)器設(shè)計(jì)方案

基于嵌入式系統(tǒng)的銀行評(píng)價(jià)器設(shè)計(jì)方案,早期出現(xiàn)的銀行評(píng)價(jià)器多以簡(jiǎn)單的數(shù)碼管顯示數(shù)字兼伴隨簡(jiǎn)單的幾個(gè)語(yǔ)句來(lái)實(shí)現(xiàn)一次客戶的評(píng)價(jià)過(guò)程，方式過(guò)于簡(jiǎn)單，而且每個(gè)評(píng)價(jià)器之間相互獨(dú)立，無(wú)法實(shí)現(xiàn)資源共享，這就給整個(gè)銀行窗口服務(wù)系統(tǒng)帶來(lái)了很多不便。后面又逐

發(fā)表于：9/18/2011

基于SoPC技術(shù)的1553B總線接口卡設(shè)計(jì)與實(shí)現(xiàn)

提出了一種1553B總線接口卡設(shè)計(jì)方案。通過(guò)采用SoPC技術(shù)、基于Verilog的自定義IP模塊設(shè)計(jì)以及基于郵槽寄存器的雙向中斷設(shè)計(jì)，快速構(gòu)建了系統(tǒng)硬件。在NIOS II開發(fā)環(huán)境下采用C語(yǔ)言開發(fā)了系統(tǒng)核心軟件—1553B協(xié)議處理程序，給出了BC模塊的設(shè)計(jì)實(shí)例。結(jié)合系統(tǒng)驅(qū)動(dòng)、API和實(shí)際應(yīng)用程序開發(fā)對(duì)系統(tǒng)進(jìn)行了多功能測(cè)試，驗(yàn)證了其可行性。

發(fā)表于：9/17/2011

基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

摘要：為了在提高數(shù)據(jù)采集卡的速度的同時(shí)降低成本，設(shè)計(jì)了一種應(yīng)用流水線存儲(chǔ)技術(shù)的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)應(yīng)用軟件與硬件相結(jié)合的方式來(lái)控制實(shí)現(xiàn)，通過(guò)MAX1308模數(shù)轉(zhuǎn)換器完成ADC的轉(zhuǎn)化過(guò)程，采用多片Nandflash流水線

發(fā)表于：9/17/2011

基于FPGA的電力諧波分析儀的研制

研制了以FPGA（現(xiàn)場(chǎng)可編程門陣列）為主控制器實(shí)現(xiàn)的電力諧波分析儀。配以片外SDRAM和CFI_FLASH、LCD、數(shù)據(jù)采集CT/PT、A/D轉(zhuǎn)換器、串口、按鍵等硬件電路,采用基-2按時(shí)間抽取算法，以NiosII EDS 9.0為軟件平臺(tái)，利用Verilog HDL硬件語(yǔ)言實(shí)現(xiàn)了2 048點(diǎn)16 bits復(fù)數(shù)塊浮點(diǎn)結(jié)構(gòu)的FFT。利用信號(hào)發(fā)生器產(chǎn)生的信號(hào)模擬電網(wǎng)中的電流電壓信號(hào)對(duì)系統(tǒng)進(jìn)行實(shí)驗(yàn)。

發(fā)表于：9/16/2011

基于Avalon總線的圖像解壓縮IP核設(shè)計(jì)

介紹了基于Avalon總線的靜態(tài)圖像壓縮標(biāo)準(zhǔn)JPEG基本模式解碼器軟IP核的設(shè)計(jì)和實(shí)現(xiàn)。IP核采用流水線和模塊化的設(shè)計(jì)方法，分別設(shè)計(jì)各個(gè)模塊完成其獨(dú)立的功能，然后將這些模塊組成一個(gè)頂層模塊，采用Avalon總線接口，利用SOPC Builder工具將IP核集成到系統(tǒng)中。該IP核極大地提高了解碼速度，具有可移植性，可以方便地集成到手機(jī)、數(shù)碼相機(jī)等數(shù)字產(chǎn)品中。

發(fā)表于：9/16/2011