最新理论三级中文在线观看,国产偷啪,清纯唯美亚洲综合激情

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。　　然而，實施數(shù)字化轉(zhuǎn)型并非總是一帆風順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進系統(tǒng)，同時應(yīng)對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。

基于SOPC技術(shù)的虛擬示波器設(shè)計

模擬示波器由于無法高效地觀察實驗結(jié)果、數(shù)據(jù)處理功能弱等缺點，已逐漸被數(shù)字示波器所取代，但數(shù)字示波器價格昂貴。虛擬儀器是在通用計算機平臺上，用戶利用軟件根據(jù)自已的需求定義設(shè)計儀器的測量功能，其可以大大拓展傳統(tǒng)儀器的功能，降低儀器成本，并可通過軟件實現(xiàn)數(shù)據(jù)的復(fù)雜分析、運算和海量存儲等功能。LabWindows/CVI是1種常用的虛擬儀器設(shè)計軟件，為用戶提供了功能強大的虛擬儀器系統(tǒng)開發(fā)平臺。為此，本文以LabWindows/CVI為開發(fā)平臺，利用FPGA中嵌入的NiosⅡ軟核構(gòu)成的SOPC系統(tǒng)，設(shè)計一種雙通道虛擬示波器，以達到一般傳統(tǒng)示波器的性能指標。

發(fā)表于：9/23/2011

Micro/sys 采用賽靈思 Spartan-6 FPGA推出集成了FPGA與ARM Cortex-A8處理器的單板計算機

全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布，Micro/sys 公司采用集成了MicroBlaze? 處理器子系統(tǒng)的Spartan®-6 FPGA 和 ARM® Cortex?-A8 處理器推出了一款小型低功耗高穩(wěn)健型計算機板。該最新商用 Micro/sys SBC1651 單板計算機 (SBC) 使嵌入式用戶不僅能夠用一個單板處理各種應(yīng)用的不同 I/O（輸入/輸出）配置任務(wù)，同時還可降低生產(chǎn)成本，縮短產(chǎn)品上市時間。

發(fā)表于：9/23/2011

基于FPGA的電梯控制系統(tǒng)設(shè)計[圖]

介紹了基于FPGA的四層電梯控制系統(tǒng)的設(shè)計。該系統(tǒng)采用Altera公司的CycloneⅡ系列FPGA芯片EP2C5T144作為主控制芯片，采用Verilog-HDL編程描述，實現(xiàn)對電梯的智能控制，經(jīng)仿真驗證，完成所要求功能。該設(shè)計采用模塊化編程，升級可實現(xiàn)任意多層電梯系統(tǒng)，具有很強的適應(yīng)性和實用性。

發(fā)表于：9/23/2011

北京師范大學(xué)數(shù)學(xué)科學(xué)學(xué)院采用 MATLAB

MathWorks 日前宣布，北京師范大學(xué)（簡稱“北師大”）數(shù)學(xué)科學(xué)學(xué)院已將 MATLAB 產(chǎn)品系列應(yīng)用于其教學(xué)課程。北師大最近被 Quacquarelli Symonds (QS) 世界大學(xué)排行榜提名為全球一流的教育類學(xué)府之一。北師大的數(shù)學(xué)科學(xué)學(xué)院是中國首個為全院師生提供 MATLAB 產(chǎn)品系列使用授權(quán)的數(shù)學(xué)類學(xué)院。　　

發(fā)表于：9/22/2011

基于MAX+plusⅡ開發(fā)平臺的EDA設(shè)計方法[圖]

MAX+plus Ⅱ是美國Altera公司的一種EDA軟件，用于開發(fā)CPLD和FPGA進行數(shù)字系統(tǒng)的設(shè)計。用圖形輸入方式和文本輸入方式設(shè)計了一模60計數(shù)器，介紹了數(shù)字系統(tǒng)設(shè)計的一般方法和過程，揭示了其在數(shù)字系統(tǒng)中的重要作用。

發(fā)表于：9/22/2011

一種基于FPGA的高速誤碼測試儀的設(shè)計

摘要：誤碼測試儀是檢測通信系統(tǒng)可靠性的重要設(shè)備。傳統(tǒng)的誤碼測試儀基于CPLD和CPU協(xié)同工作，不僅結(jié)構(gòu)復(fù)雜，價格昂貴，而且不方便攜帶?；贔PGA的高速誤碼測試儀，采用FPGA來完成控制和測試模塊的一體化設(shè)計，提高了

發(fā)表于：9/22/2011

ETC中FM0解碼器的設(shè)計

FM0編碼以其便于位同步提取、頻譜帶寬較窄、實現(xiàn)電路簡單而在ETC中得到廣泛的應(yīng)用，線路FM0解碼模塊是ETC系統(tǒng)基帶電路重要組成部分，本文基于ETC系統(tǒng)中車載單元(On board unit，OBU)與路邊單元(Road sideunit，RSU)之間的短距離雙向通信，以提高FM0解碼速度的目的，根據(jù)FM0鳊碼原則，在FPGA軟件環(huán)境下用高級硬件描述語言VHDL實現(xiàn)FM0解碼器設(shè)計，給出程序代碼，在Quartus II環(huán)境下仿真，并通過邏輯分析儀觀察波形。同等功能下，解碼時間是圖形輸入法的五分之一。

發(fā)表于：9/22/2011

三態(tài)門邏輯功能的Multisim仿真方案

摘要：介紹了用Multisim仿真軟件分析三態(tài)門工作過程的方法，目的是探索三態(tài)門工作波形的仿真實驗技術(shù)，即用Multisim仿真軟件中的字組產(chǎn)生器產(chǎn)生三態(tài)門的控制信號及輸入信號，用Multisim中示波器、邏輯分析儀多蹤同步

發(fā)表于：9/22/2011

VXI總線任意數(shù)字信號發(fā)生器的設(shè)計與實現(xiàn)

在自動控制、智能檢測、數(shù)字系統(tǒng)故障診斷領(lǐng)域，經(jīng)常需要非周期性地產(chǎn)生任意編碼的數(shù)字序列，作為激勵信號源?；赩XI總線的任意數(shù)字信號發(fā)生器，是一個B尺寸、單槽、A16/D16、寄存器基模塊，它能夠產(chǎn)生任意編碼的數(shù)字信號，8路數(shù)字信號均可獨立地任意編輯，輸出信號最小脈寬為25ns.采用Altera公司的FLEX系列的FPGA,可實現(xiàn)寄存器基接口電路和部分功能電路。用LabWindows/CVI軟件設(shè)計了虛擬儀器軟面板，界面友好，操作方便。

發(fā)表于：9/22/2011

基于FPGA的QDPSK調(diào)制器的設(shè)計與實現(xiàn)

摘要：介紹了QDPSK信號的優(yōu)點，并分析了其實現(xiàn)原理，提出一種QDPSK高性能數(shù)字調(diào)制器的FPGA實現(xiàn)方案。采用自頂向下的設(shè)計思想，將系統(tǒng)分成串／并變換器、差分編碼器、邏輯選相電路、四相載波發(fā)生器等4大模塊，用原理圖

發(fā)表于：9/21/2011