賽靈思在努力幫助設(shè)計人員提高工作效率的同時，不斷改進(jìn)產(chǎn)品、IP 以及設(shè)計工具。我們將在此報告自 2011 年 7 月起，有關(guān)旗艦 FPGA 開發(fā)環(huán)境、ISE®設(shè)計套件以及賽靈思 IP 核的當(dāng)前最新更新情況。產(chǎn)品更新包括 ISE 設(shè)計套件三個版本（邏輯、嵌入式和 DSP）的功能顯著增強(qiáng)與新增特性。安裝最新的 ISE 工具可以很輕松確保您實(shí)現(xiàn)最佳設(shè)計結(jié)果。ISE 設(shè)計套件更新版本可從賽靈思下載中心下載，網(wǎng)址：www.xilinx.com/cn/download。如欲了解更多信息或下載 30 天免費(fèi) ISE 評估版，敬請訪問：www.xilinx.com/cn/ise。
　　
新型導(dǎo)航器
　　一種被稱為文檔導(dǎo)航器的全新應(yīng)用程序支持簡單易用的下載、搜索與通知功能，允許用戶從一個地方查看和管理賽靈思設(shè)計文檔（軟件、硬件及 IP 等）。如欲試用目前提供的最新賽靈思文檔導(dǎo)航器公開測試版，敬請點(diǎn)擊此鏈接下載：www.xilinx.com/cn/support。
　　
ISE 設(shè)計套件：
　　邏輯版本
　　Front-to-Back FPGA 邏輯設(shè)計
　　最新版本編號：13.2；最新發(fā)布日期：2011 年 7 月；前一版本：13.1；最新補(bǔ)丁下載 URL：www.xilinx.com/cn/download。
　　
升級版亮點(diǎn)：
　　在不斷向真正針對 Spartan®-6、Virtex®-6 與 Virtex®-7 系列 FPGA 的即插即用 IP 發(fā)展過程中，最近重新設(shè)計的 PlanAhead™ 及 IP 套件用戶界面幫助 SoC 設(shè)計團(tuán)隊提高了工作效率。此外，最新 ISE 設(shè)計套件通過業(yè)界領(lǐng)先的具有 200 萬邏輯單元的 Virtex-7 2000T 器件將性能提高多達(dá) 25%。
　　
PlanAhead 設(shè)計和分析工具：
　　賽靈思進(jìn)一步增強(qiáng)了圖形用戶界面 (GUI)，可為最新用戶與高級用戶提供直觀易用的環(huán)境。全新時鐘域互動報告可分析時鐘域之間的時序路徑。PlanAhead 13.2版另外還提供針對實(shí)現(xiàn)后調(diào)用 TRACE 的功能以及工具使用訣竅的日語與中文本地化。
　　
　　團(tuán)隊設(shè)計：使用 PlanAhead 的團(tuán)隊設(shè)計方法可以讓團(tuán)隊并行工作，從而解決多名工程師同時參與同一項(xiàng)目的難題。團(tuán)隊設(shè)計流程建立在 ISE 12 設(shè)計套件中提供的設(shè)計保存功能基礎(chǔ)之上，不但可提供更多功能，而且還可幫助您根據(jù)設(shè)計已完成部分鎖定早期實(shí)現(xiàn)結(jié)果，無需等待其他設(shè)計團(tuán)隊成員。該項(xiàng)新功能有助于加快設(shè)計剩余部分的時序收斂和時序保存，從而提高整體工作效率，減少設(shè)計迭代。
　　
　　賽靈思功耗估計器 (XPE) 與功耗分析器 (XPA)：這些工具現(xiàn)在可提供更高的功耗估算功能，而且 XPA 還采用無矢量活動傳遞算法。
　　
ISE 設(shè)計套件：
　　嵌入式版本
　　集成型嵌入式設(shè)計解決方案
　　最新版本編號：13.2；最新發(fā)布日期：2011 年 7 月；之前版本：13.1；最新補(bǔ)丁下載 URL：www.xilinx.com/cn/download。
　　
升級版亮點(diǎn)：
　　所有 ISE 設(shè)計套件版本均包含上述邏輯版本具有的增強(qiáng)功能。以下是嵌入式版本特有的增強(qiáng)功能。
　　
　　賽靈思 Platform Studio (XPS)：該軟件擁有眾多增強(qiáng)功能，可支持 Kintex™ KC705 平臺以及基于單通道或雙通道 AXI4 的 MicroBlaze™ 設(shè)計。Base System Builder 采用最新雙頁面設(shè)置，支持更簡單的配置。Create/Import IP 向?qū)壳爸С?AXI4、AXI-Lite 以及 AXI4-Stream IP。
 　　
　　SDK 增強(qiáng)：賽靈思已將軟件開發(fā)套件更新至 Eclipse 3.6.2 和 CDT 7.0.2 版本，可在該開源平臺上實(shí)現(xiàn)高穩(wěn)定性與增強(qiáng)功能。MicroBlaze v8.20a 支持目前提供可實(shí)現(xiàn) AXI 高速緩存互連的 512 比特數(shù)據(jù)位寬。
　　
　　IP 增強(qiáng)：該版本不但包含最新 AXI PCIe™ 與 QuadSPI IP，而且還提供改進(jìn)型 AXI V6 DDRx 讀／寫判優(yōu)功能。
　　
　　EDK 整體增強(qiáng)：嵌入式開發(fā)套件現(xiàn)提供在項(xiàng)目瀏覽器 (Project Navigator)、賽靈思 Platform Studio (XPS) 與SDK 中一致的 SDK 工作區(qū)選擇行為方式。
　　
ISE 設(shè)計套件：
　　DSP 版本
　　支持高性能的 DSP 系統(tǒng)
　　最新版本編號：13.2；最新發(fā)布日期：2011 年 7 月；之前版本：13.1；最新補(bǔ)丁下載 URL：www.xilinx.com/cn/download。
　　
升級版亮點(diǎn)：
　　所有 ISE 設(shè)計套件版本都包含上述邏輯版具備的增強(qiáng)功能。DSP 版特有的是：13.2 版可提供適用于 Kintex KC-705 平臺的硬件協(xié)同仿真支持。
　　
　　此外，CIC Compiler 還提供 24 比特輸入位寬，而最新 Divider Generator 則具有支持 64 比特的運(yùn)算元。
　　
賽靈思 IP 更新
　　IP 名稱：ISE IP Update 13.2 版；IP 類型：全部
　　
　　目標(biāo)應(yīng)用：賽靈思不但開發(fā) IP 核，而且還能夠與第三方 IP 提供商協(xié)作，縮短客戶的產(chǎn)品上市時間。賽靈思 FPGA 與 IP 核的強(qiáng)大組合可提供堪比 ASSP 的功能與性能，而其靈活性使 ASSP 難以望其項(xiàng)背。
　　
　　最新版本編號：13.2；最新發(fā)布日期：2011 年 7 月；最新版本訪問 URL：www.xilinx.com/cn/download。
　　
　　相關(guān)信息 URL：www.xilinx.com/cn/ipcenter/coregen/updates_13_2.htm
　　
　　安裝說明：www.xilinx.com/cn/ipcenter/coregen/ip_update_install_instructions.htm
　　
　　該版本所有 IP 列表：www.xilinx.com/cn/ipcenter/coregen/13_2_datasheets.htm
　　
升級版亮點(diǎn)：
　　一般而言，針對 Virtex-7、Kintex-7、Virtex-6 與 Spartan-6 器件系列的所有 IP 核目前都支持 AXI4 接口。此前推出的 IP 版本僅繼續(xù)支持 Virtex-6、Virtex-5、Virtex-4、Spartan-6 與 Spartan-3 器件系列相應(yīng)內(nèi)核的早期接口。從 13.1 版起，所有 ISE CORE Generator™ IP 都支持 Kintex-7 與 Virtex-7 器件。13.2 版新增了以下新 IP 核。
　　
　　AXI 基礎(chǔ)架構(gòu) IP：多種新內(nèi)核可簡化采用 AXI4、AXI4-Lite 或 AXI4-Stream 接口創(chuàng)建設(shè)計的工作。
　　• AXI Interconnect LogiCORE™ IP v1.03 可將一個或多個 AXI4 存儲器映射主器件連接到一個 AXI4 從器件上。AXI 互連的接口數(shù)據(jù)位寬為 32、64、128、256、512 或 1024 比特，支持 12~64 比特的地址位寬。用戶現(xiàn)在可使用 CORE Generator 生成的 MIG 與 AXI 互連 IP 實(shí)現(xiàn) DDR2 或 DDR3 SDRAM 多端口存儲器控制器。
　　
　　• Cadence Design Systems 為賽靈思開發(fā)的 AXI 總線功能模型 (BFM) v1.9 可幫助賽靈思客戶驗(yàn)證和仿真與 AXI IP（他們正在開發(fā)）的通信。CORE Generator 中的 AXI BFM IP 提供測試臺與腳本示例，可為 AXI3、AXI4、AXI4-Lite 與 AXI4-Stream 主從器件演示 BFM 測試編寫 API 的使用。
　　
　　• AXI Direct Memory Access (DMA) LogiCORE IP v4.00 提供可在系統(tǒng)存儲器 (AXI4) 與AXI4-Stream 目標(biāo) IP 之間傳輸包數(shù)據(jù)的高靈活接口。AXI DMA 提供分散／收集的可選支持，可減輕 DMA 傳輸與描述符（其可排隊等待預(yù)提取傳輸描述符，使主 DMA 控制器能夠發(fā)送不間斷傳輸請求）的處理器管理工作。
　　
　　音頻、視頻與圖像處理 IP：Video Timing Controller v3.0 目前支持 AXI4-Lite 接口以及 Virtex-7 與 Kintex-7 器件系列。Triple-Rate SDI IP 新增了 Spartan-6 支持。
　　
　　支持 AXI4 接口的其它 IP：賽靈思已將提供生產(chǎn) AXI4 接口支持的 CORE Generator IP 更新至最新版本。
　　
　　更多支持詳情，敬請訪問：www.xilinx.com/cn/ipcenter/axi4_ip.htm。
　　
　　有關(guān) 賽靈思 AXI4 支持的基本信息，敬請訪問：www.xilinx.com/cn/axi4.htm。